发明名称 |
用于叠层集成电路的双面互连CMOS |
摘要 |
叠层集成电路(IC)可以将第二层晶片联结到双面的第一层晶片的方式来制造。该双面的第一层晶片包括该晶片正面和反面上的后端制程(BEOL)层。第一层晶片内的延伸触点连接正面和反面BEOL层。延伸触点延伸穿过第一层晶片的结。第二层晶片通过该延伸触点耦合到第一层晶片的正面。附加触点将第一层晶片内的器件耦合到正面BEOL层。在叠层IC中使用双面晶片时,可降低该叠层IC的高度。叠层IC可包括功能等同的各晶片或功能不同的各晶片。 |
申请公布号 |
CN102844862A |
申请公布日期 |
2012.12.26 |
申请号 |
CN201180018782.6 |
申请日期 |
2011.04.06 |
申请人 |
高通股份有限公司 |
发明人 |
A·钱德雷萨卡兰;B·亨德森 |
分类号 |
H01L25/065(2006.01)I;H01L25/18(2006.01)I |
主分类号 |
H01L25/065(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
周敏 |
主权项 |
一种叠层集成电路,包括:第一层晶片;延伸穿过所述第一层晶片中的结以用于提供通过所述第一层晶片的电连接性的第一延伸触点;以及附连到所述第一层晶片的第二层晶片,所述第二层晶片包括电耦合到所述第一延伸触点的电组件。 |
地址 |
美国加利福尼亚州 |