发明名称 用于功率半导体器件的改进的锯齿电场漂移区域结构
摘要 本发明公开了一种形成在半导体衬底上的半导体功率器件。该半导体功率器件进一步包含在半导体衬底的漂移区域上的若干排传导形式相互交替的水平柱薄层,其每一个薄层的厚度确保当半导体功率器件导通时候可以击穿该薄层。在一个特定的实施方式中,该薄层的厚度满足电荷平衡公式:q*ND*WN=q*NA*WP和击穿条件WN<2*WD*[NA/(NA+ND)],其中ND和WN代表N型层160的掺杂浓度和厚度,而NA和WP代表P型层的掺杂浓度和厚度;WD代表耗尽宽度;q代表电子电荷,可以相互抵消。该器件在击穿电压下达到接近理想矩形电场分布和类似锯齿的边缘(ridges)。在另外一个特定实施例中,半导体功率器件还包括一个金属氧化物场效应晶体管(MOSFET)。在另外一个特定实施例中,该半导体功率器件还包括一个功率二极管。
申请公布号 CN102842598A 申请公布日期 2012.12.26
申请号 CN201210316157.6 申请日期 2008.12.25
申请人 万国半导体股份有限公司 发明人 马督儿·博德
分类号 H01L29/06(2006.01)I;H01L21/336(2006.01)I;H01L29/36(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 上海信好专利代理事务所(普通合伙) 31249 代理人 张静洁;徐雯琼
主权项 一种形成在半导体衬底上的半导体功率器件,包含:位于半导体衬底的漂移区域上的若干排相互交替的P‑型和N‑型掺杂层薄层,该半导体功率器件为垂直功率器件,在半导体功率器件的横截面图中,所述的相互交替的P‑型和N‑型掺杂层薄层相对于衬底平行形成,所述的每一个薄层的掺杂浓度和厚度能够确保在传导模式下所述的交替掺杂层薄层的电荷平衡和击穿;所述的漂移区域具有P‑传导形式,且所述的N‑型掺杂层薄层的厚度是WN,且WN<2*WD*[NA/(NA+ND)],WD代表交替排列的P‑型和N‑型掺杂层薄层的PN结的耗尽宽度,ND代表所述的N‑型掺杂层薄层的掺杂浓度,NA代表所述的P‑型掺杂层薄层的掺杂浓度;半导体功率器件的漂移区域具有近似于理想矩形电场分布;所述的交替掺杂层薄层的电荷平衡由公式q*ND*WN=q*NA*WP确定,且q代表电子电荷,WN代表所述的N‑型掺杂层薄层的厚度。
地址 加利福尼亚桑尼维尔奥克米德公园道475号