积体电路封装体及其制造方法

摘要

本发明提供一种积体电路的积体电路封装体，包括：一基板，具有一第一表面、及相对之一第二表面，以及至少一第一孔洞，其中该第一孔洞自该基板之第一表面贯穿至该第二表面；复数个导线，设置于该基板之该第二表面的一部分上；一晶片，设置于该基板的该第二表面之上方，两者之间形成一腔室；复数个接合垫，设置于该晶片朝向该基板的该第二表面之侧，且该些接合垫之至少一者与该些导线之一者电性连接；以及一第一散热层，自该第一孔洞延伸至该腔室内。

主权项

一种积体电路封装体，包括：一基板，具有一第一表面、及相对之一第二表面，以及一第一孔洞，其中该第一孔洞自该基板之第一表面贯穿至该第二表面；复数个导线，设置于该基板之该第二表面的一部分上；一晶片，设置于该基板的该第二表面之上方，两者之间形成一腔室；复数个接合垫，设置于该晶片朝向该基板的该第二表面之侧，且该些接合垫之至少一者与该些导线之一者电性连接；以及一第一散热层，自该第一孔洞延伸至该腔室内，其中该第一散热层直接接触该些接合垫之至少一者。如申请专利范围第1项所述之积体电路封装体，其中该第一散热层填满该第一孔洞并与该晶片连接。如申请专利范围第1项所述之积体电路封装体，其中该第一散热层自该基板的该第一表面延伸至该第一孔洞之中，且穿过该第一孔洞并与该晶片连接。如申请专利范围第1项所述之积体电路封装体，更包括在该晶片朝向该基板的该第二表面之侧设置一第二散热层，且该第二散热层连接该第一散热层。如申请专利范围第1项所述之积体电路封装体，其中该第一散热层自该基板的该第一表面穿过该第一孔洞且延伸至该基板的该第二表面上。如申请专利范围第1项所述之积体电路封装体，更包括一第三散热层，自该基板的该第一表面穿过一第二孔洞且延伸至该基板的该第二表面上，其中该第二孔洞与该第一孔洞相邻。如申请专利范围第6项所述之积体电路封装体，其中该第三散热层与该晶片及该些接合垫之间相隔一既定距离。如申请专利范围第6项所述之积体电路封装体，更包括在该晶片朝向该基板的该第二表面之侧设置一第四散热层，且该第四散热层连接该第三散热层。如申请专利范围第1项所述之积体电路封装体，更包括一树脂，填入该腔室内以密封该晶片与该基板之间的第一散热层。如申请专利范围第1项所述之积体电路封装体，其中该第一散热层系由金、银或铜金属所组成。一种积体电路封装体的制造方法，包括：提供一基板，具有一第一表面、及相对之一第二表面；于该基板之第一表面上形成一第一导电层，用作一第一散热层；于该基板之第二表面上形成一第二导电层；选择性蚀刻该第二导电层和该基板，以形成穿过该第二导电层和该基板之一第一开口；于该第一开口中形成一第二散热层；图案化该第二导电层，以形成复数导线于该第二表面的一部分上；提供一晶片，设置于该基板的该第二表面之上方，两者之间形成一腔室；以及形成复数个接合垫于该晶片朝向于该基板之该第二表面之侧，其中该些接合垫之至少一者与该些导线之一者电性连接。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该金属层系利用物理气相沈积、化学气相沈积、电镀、黏贴或其组合形成。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该第二散热层与该晶片接触。如申请专利范围第11项所述之积体电路封装体的制造方法，更包括形成一第三散热层于该晶片朝向该基板的该第二表面之侧，且该第三散热层连接该第二散热层。如申请专利范围第14项所述之积体电路封装体的制造方法，其中该第三散热层系利用物理气相沈积、化学气相沈积、电镀、黏贴或其组合形成。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该第二散热层自该第一散热层穿过该第一孔洞且延伸至该基板的该些导线上。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该第二散热层与该晶片及该些接合垫之间相隔一既定距离。如申请专利范围第11项所述之积体电路封装体的制造方法，更包括填入一树脂层于该腔室内以密封该晶片与该基板之间的第二散热层。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该第二散热层系由金、银或铜金属所组成。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该第二散热层系利用电镀法形成。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该些接合垫系利用物理气相沈积、化学气相沈积、电镀或其组合形成。如申请专利范围第11项所述之积体电路封装体的制造方法，更包括图案化该第二散热层和该第一导电层，以形成一第二开口。如申请专利范围第22项所述之积体电路封装体的制造方法，藉由形成该第二开口，该第二散热层系形成分隔的单元。如申请专利范围第11项所述之积体电路封装体的制造方法，其中该些接合垫之至少一者系直接接触该第二散热层。