实时水声通信中基于DDS的多普勒补偿装置

摘要

本发明提供的是一种实时水声通信中基于DDS的多普勒补偿装置。通信处理板前端模数转换电路，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA的通用I/O口相连；信号处理芯片DSP为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA的通用I/O相连；含有用于互连网络的通过DSP的10/100Mb/s以太网控制外设实现的网络接口电路；频率合成模块通过DDS的一组数据总线以及读写控制线和FPGA的通用I/O口相连。本发明技术能较好的实现实时水声通信中高精度、实时的补偿多普勒频偏，具有输出频率精度高、实时多普勒补偿、适用性强、高速稳定且应用灵活的特点。

主权项

一种实时水声通信中基于DDS的多普勒补偿装置，其特征是其构成为：通信处理板前端模数转换电路(4)，通过一组数据总线以并行接口方式和现场可编程逻辑器件FPGA(2)的通用I/O口相连；信号处理芯片DSP(1)为处理内核芯片它通过片内外设EMIFA接口的数据总线和FPGA(2)相连，EMIFA接口的片选、读写控制线、部分地址线都和FPGA(2)的通用I/O相连；含有用于互连网络的通过DSP(1)的10/100Mb/s以太网控制外设实现的网络接口电路(5〕；频率合成模块(3)通过DDS(20)的一组数据总线以及读写控制线和FPGA(2)的通用I/O口相连；所述信号处理芯片DSP(1)的外部包括调试接口JTAG〔9〕、通过DSP〔1〕的数据总线连接的外部动态存储器SDRAM〔11〕、用于自引导启动的通过DSP〔1〕的数据总线连接的外部只读存储器〔10〕、用于与网络传输模块接口的接口程序(12)；通信处理板前端模数转换电路(4)由四路高精度、低噪声A/D(7)通过并行数据线和四路锁存器(8)互联构成，根据FPGA(2)输出的每路采样时钟信号，实现数据采集和锁存，共用一组数据总线和FPGA(2)的通用I/O口相连，FPGA(2)通过内部控制逻辑分别读取每路的数据；所述频率合成模块(3)通过DDS(20)的一组数据总线以及读写控制线和FPGA(2)的通用I/O口相连是指：由高性能的DSP(1)处理器完成测频、多普勒估计，DSP(1)通过EMIFA接口给出多普勒补偿频率控制字，写入DDS(20)内部寄存器，实现频率合成；DDS(20)通过自身频率寄存器(14)和相位寄存器(13)改变寻址的步长来改变输出信号的频率，由相位累加器(15)对相位增量进行累加，累加器的值作为查找正弦查找表(16)的地址，DDS(20)内部的D/A数模转换器(17)输出的阶梯形波形，经低通滤波器(18)成为质量符合需要的模拟波形，输出的模拟频率信号通过波形整形电路(19)，整形电路部分由数字比较器构成，将正弦波转换成方波，最后将产生的时钟信号送回FPGA(2)进行分频，输出A/D(7)所需的采样频率。