发明名称 接收机的电文的位同步和帧同步实现方法及装置
摘要 本发明实施例提供了一种接收机的电文的位同步和帧同步实现方法和装置。针对导航数字接收机中的500bps的电文,该方法主要包括:依次把设定时间长度的电文中的相邻的两个1ms累积值相加,根据相加后得到的累加值获取位同步后的电文;在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成所述待确定位同步的电文的帧同步。利用本发明,可以提高导航数字接收机中的500bps和50bps的导航电文的位同步、帧同步的速度,节省系统资源,提高系统可靠性。并且在FPGA(Field Programmable Gate Array,现场可编程门阵列)中实现位同步和帧同步,可以更快地生成卫星发射时刻,缩短导航数字接收机的首次定位时间。
申请公布号 CN101594180B 申请公布日期 2012.12.19
申请号 CN200910086789.6 申请日期 2009.06.30
申请人 北京华力创通科技股份有限公司 发明人 严锋斌;钟睿
分类号 H04B7/26(2006.01)I;G01S5/14(2006.01)I 主分类号 H04B7/26(2006.01)I
代理机构 北京凯特来知识产权代理有限公司 11260 代理人 郑立明
主权项 一种接收机的电文的位同步和帧同步实现方法,其特征在于,包括:依次把设定时间长度的电文中的相邻的两个1ms累积值相加;其中,1bit有2ms宽,并包含两个相位相同的1ms积累值;当相加后得到的累加值的幅度比所述相邻的两个1ms累积值大,并且符号位和所述相邻的两个1ms累积值一致,则确定所述相邻的两个1ms累积值是属于同一个比特;当相加后得到的累加值的幅度比所述相邻的两个1ms累积值中的最大的幅度小,并且与所述相邻的两个1ms累积值中的一个1ms累积值的符号位相反,则确定所述相邻的两个1ms累积值不是属于同一个比特;当判断所有相邻的两个累积值是属于同一个比特,则将相加后得到的各个累加值的符号位串联起来,得到恢复的位同步后的电文,在所述位同步后的电文中按照预定的格式信息查找巴格码帧头,并根据查找到的巴格码帧头完成位同步后的电文的帧同步;当判断有相邻的两个累积值不是属于同一个比特,则将所述电文中的各个1ms累积值在时间上向前或向后移动1ms后,再把相邻的两个累积值相加,将相加后得到的各个累加值的符号位串联起来,作为恢复的位同步后的电文,并继续在所述位同步后的电文中按照预定的格式信息查找巴格码帧头;根据查找到的巴格码帧头完成位同步后的电文的帧同步,所述巴格码帧头是一个固定数值的11位二进制数据。
地址 100088 北京市海淀区花园路7号新时代大厦5层