用于减少穿通泄漏的存储器单元与阵列操作方法

摘要

本发明揭露一种用于写入存储器阵列中的第一存储器单元的方法。在特定实施例中，每一存储器单元具有漏极、源极、通道、以及上覆于电荷储存材料及通道的控制栅极。第一存储器单元的源极耦接至第二存储器单元的漏极。将一电压施加于第一存储器单元的漏极，且将第二存储器单元的源极接地。此方法包含浮动第二存储器单元的漏极及第一存储器单元的源极，并接通第一及第二存储器单元的通道，从而有效形成一扩展通道区域。将热载流子注入至第一单元的电荷储存材料以写入第一存储器单元。扩展通道降低电场并减少未选定存储器单元中的穿通泄漏。

主权项

一种集成电路，其包括：位于衬底上的多个存储器单元和多个掺杂区域；所述多个存储器单元中的一存储器单元为第一存储器单元；所述第一存储器单元包括第一掺杂区域、第二掺杂区域、所述第一掺杂区域与所述第二掺杂区域之间的第一沟道区域、上覆于所述第一沟道区域的第一电荷储存部件，以及上覆于所述第一电荷储存部件的第一控制栅极；一第三掺杂区域；所述第三掺杂区域与所述第一存储器单元分离，并且所述分离的具体实现方式为所述第三掺杂区域通过至少一第二沟道区域、上覆于所述第二沟道区域的第二控制栅极而与所述第二掺杂区域分离；所述第一存储器单元能够用于被施加偏压配置以写入所述第一存储器单元，所述偏压配置包含：向所述衬底施加衬底电压；向所述第一掺杂区域施加第一写入电压；向所述第三掺杂区域施加不同于第一写入电压的第二写入电压；向所述第一控制栅极以及所述第二控制栅极施加不同于衬底电压的第三写入电压；以及浮动所述第二掺杂区域；所述集成电路还用于读取所述第一存储器单元，其偏压配置包含：向所述第一掺杂区域施加第一读取电压；向所述第二掺杂区域施加第二读取电压，所述第二读取电压小于所述第一读取电压；以及向所述第一控制栅极施加第三读取电压，所述第三读取电压不同于衬底电压；由此在所述第一掺杂区域提供用作对所述第一电荷储存部件中注入的电荷量进行指示的电流。