SRAM多路复用装置

摘要

一种SRAM多路复用装置包括多个局部多路复用器和一个全局多路复用器。每个局部多路复用器都与内存组相连接。全局多路复用器具有多个输入端，每个都与多个局部多路复用器的对应的输出端连接。响应于经过解码的地址，在读操作期间，局部多路复用器的输入被传送至全局多路复用器的对应的输入端。类似地，经过解码的地址使得全局多路复用器能够通过缓冲器将输入信号传送至数据输出端口。

主权项

一种装置，包括：第一级多路复用器，包括：多个输入端，与多条局部位线相连接；控制输入端，与由经过解码的地址获得的第一控制信号相连接；以及多个输出端，以及第二级多路复用器，包括：多个输入端，每个都与所述第一级多路复用器的对应输出端相连接；控制输入端，与由所述经过解码的地址获得的第二控制信号相连接；以及输出端，与缓冲器相连接。