发明名称 MEMOIRE NON VOLATILE A COMPENSATION DE COUPLAGE CAPACITIF ENTRE LIGNES DE BIT
摘要 Procédé de programmation de cellules mémoire dans une mémoire non volatile (M2), comprenant une étape consistant à appliquer une tension de programmation (Vhv) à une première ligne de bit et à mettre une seconde ligne de bit dans un état flottant (FLT). Le procédé comprend également une étape consistant à appliquer une tension de compensation (Vc) à une ligne conductrice écran (CL) couplée à la ligne de bit (BL) mise dans l'état flottant, et mettre dans l'état flottant une ligne conductrice écran (CL) couplée à la ligne de bit (BL) recevant la tension de programmation (Vhv). Application à la réduction du phénomène de programmation parasite de cellules mémoire par couplage capacitif entre lignes de bit.
申请公布号 FR2976115(A1) 申请公布日期 2012.12.07
申请号 FR20110054718 申请日期 2011.05.30
申请人 STMICROELECTRONICS (ROUSSET) SAS 发明人 TAILLIET FRANCOIS
分类号 G11C11/4094;G11C14/00 主分类号 G11C11/4094
代理机构 代理人
主权项
地址