包含输入／输出单元静电放电系统之积体电路

摘要

本发明提供一种静电放电(ESD)系统，该ESD系统系用于一积体电路之输入/输出(I/O)单元。一排单元(201)之I/O单元包含一具有ESD触发电路之第一类I/O单元(211)以及一具有ESD钳制装置(241)之第二类I/O单元(213)。在一具体实施例中，该第一类单元之ESD触发电路系置于一主动电路平面图中与该第二类I/O单元之ESD钳制装置在该平面图中所处区域相同的区域。

主权项

一种积体电路，其包含：复数个I/O单元，该复数个I/O单元中的每一个I/O单元系属于一第一类或一第二类中之一类，其中：每一个属于该第一类的I/O单元皆包含一用于侦测一ESD事件之ESD触发电路；每一个属于该第二类的I/O单元皆包含一ESD钳制装置，该ESD钳制装置反应藉由一属于该第一类之I/O单元之一ESD触发电路对一ESD事件之一侦测而用于自一ESD事件放电电流，每一个属于该第二类的I/O单元皆未包含一ESD触发电路，其中该I/O单元之ESD钳制装置系对该ESD触发电路起反应；其中：对于每一个属于该第一类之I/O单元，其具有根据一第一主动电路平面图的一主动电路实体布局，其中该每一个属于该第一类之I/O单元之ESD触发电路的电路系位于该第一主动电路平面图的一第一指定区域内；对于每一个属于该第二类之I/O单元，其具有根据一第二主动电路平面图的一主动电路实体布局，该第一主动电路平面图与该第二主动电路平面图系相同尺寸且相同形状，其中该每一个属于该第二类之I/O单元之该ESD钳制装置系位于该第二主动电路平面图的一第二指定区域；其中该第一主动电路平面图中的该第一指定区域之一位置系对应到该第二主动电路平面图中的该第二指定区域的一位置。如请求项1之积体电路，其中每一个属于该第二类之I/O单元之ESD钳制装置包含一耦接至一汇流排之控制端，每一个属于该第一类之一I/O单元之ESD触发电路皆包含一耦接至该汇流排之输出。如请求项2之积体电路，其中该等属于该第一类之I/O单元之ESD触发电路系平行运作以驱动该汇流排而反应对一ESD事件之一侦测，而使该等属于该第二类之I/O单元之ESD钳制装置导通。如请求项1之积体电路，其中该等复数个I/O单元系实现于一排I/O单元中，其中该排中属于该第二类I/O单元之一数目对该排中属于该第一类之I/O单元之一数目的比率为N，其中N为1或更大。如请求项1之积体电路，其中每一个属于该第一类之I/O单元皆包含一ESD钳制装置，该ESD钳制装置系用于提供一放电路径而反应一藉由一ESD触发电路对一ESD事件之侦测自一ESD事件放电电流。如请求项5之积体电路，其中每一个属于该第一类I/O单元之ESD钳制装置皆具有比每一个属于该第二类I/O单元之ESD钳制装置还小之主动电路实体布局面积。一种积体电路，其包含：复数个I/O单元，其包含I/O单元之一第一子集及I/O单元之一第二子集；其中该I/O单元之该第一子集中的每一者具有根据一第一主动电路平面图的一主动电路实体布局，其中该I/O单元之该第一子集中的每一者具有一ESD钳制装置位于该第一主动电路平面图的一第一指定区域内；其中该I/O单元之该第二子集中的每一者具有根据一第二主动电路平面图的一主动电路实体布局，其中该I/O单元之该第二子集中的每一者具有ESD触发电路位于该第二主动电路平面图的一第二指定区域内；其中该第一主动电路平面图中的该第一指定区域之一位置系对应到该第二主动电路平面图中的该第二指定区域的一位置。如请求项7之积体电路，其中：该等属于该第一子集之ESD钳制装置系反应一藉由一属于该第二子集之ESD触发电路所侦测到的ESD事件，而自一ESD事件对放电电流呈导通。如请求项7之积体电路，其中该复数个I/O单元系实现于该积体电路之一单元排中。如请求项7之积体电路，其中该复数个I/O单元中的每一个I/O单元皆包含一I/O焊盘。如请求项10之积体电路，其中对于该复数个I/O单元中的每一个I/O单元，该I/O焊盘系经由该I/O单元之一第一二极体耦接至一第一汇流排并且经由该I/O单元之一第二二极体耦接至一第二汇流排；其中对于该I/O单元之该第一子集，该第一二极体系置于该第一主动电路平面图之一第三指定区域中，以及该第二二极体系置于该第一主动电路平面图之一第四指定区域中；其中对于该I/O单元之该第二子集，该第一二极体系置于该第二主动电路平面图之一第五指定区域中，以及该第二二极体系置于该第二主动电路平面图之一第六指定区域中；其中该第一主动电路平面图中的该第三指定区域之一位置系一对应到该第二主动电路平面图中的该第五指定区域的位置；其中该第一主动电路平面图中的该第四指定区域之一位置系一对应到该第二主动电路平面图中的该第六指定区域的位置。如请求项11之积体电路，其中对于该复数个I/O单元中的每一个I/O单元，该I/O焊盘系经由该I/O单元之一第三二极体耦接至一第三汇流排；对于该I/O单元之该第一子集，该第三二极体系置于该第一主动电路平面图之一第七指定区域中；对于该I/O单元之该第二子集，该第三二极体系置于该第二主动电路平面图之一第八指定区域中；其中该第一主动电路平面图中的该第七指定区域之一位置系一对应到该第二主动电路平面图中的该第八指定区域的位置该第七指定区域之位置；及对于该第二子集之每一个I/O单元，该ESD触发电路侦测一关于该第一汇流排和第三汇流排之ESD事件。如请求项7之积体电路，其中该第二子集之每一个I/O单元皆藉由至少一属于该第一子集之I/O单元而彼此分开。如请求项7之积体电路，其中该第二子集之每一个I/O单元皆藉由至少两个属于该第一子集之I/O单元而彼此分开。如请求项7之积体电路，其中该第二子集之每一个I/O单元皆于该第二主动电路平面图之该相同指定区域包含一ESD钳制装置。如请求项15之积体电路，其中该第二子集之ESD钳制装置其面积小于该第一子集之ESD钳制装置。如请求项7之积体电路，其中该复数个I/O单元系实现于一排单元中，其中该排中属于该第一子集之I/O单元之一数目对该排中属于该第二子集之I/O单元之一数目的比率为N，其中N为1或更大。如请求项17之积体电路，其中N为4或更大。如请求项7之积体电路，其中：该等复数个I/O单元系实现于一排单元中；该排之I/O单元中用于ESD保护之所有主动电路都包含于该排单元内。如请求项7之积体电路，其中该等复数个I/O单元系实现于一排单元中，其中该排单元内未放置电源单元和接地单元。一种积体电路，其包含：复数个置于一排单元中之I/O单元，该等复数个I/O单元中的每一个I/O单元皆包含一I/O焊盘并且该复数个I/O单元中的每一个I/O单元系属于一第一类或一第二类其中之一类；每一个属于该第一类之I/O单元具有根据一第一主动电路平面图的一主动电路实体布局，每一个属于该第一类之I/O单元皆包含一用于侦测一ESD事件之ESD触发电路，其中对于每一个属于该第一类之I/O单元，该ESD触发电路之电路系位于该第一主动电路平面图之一第一指定区域；每一个属于该第二类之I/O单元具有根据一第二主动电路平面图的一主动电路实体布局，每一个属于该第二类之I/O单元皆包含一ESD钳制装置，该ESD钳制装置反应一藉由一属于该第一类之I/O单元之一ESD触发电路对一ESD事件之一侦测自一ESD事件提供一放电路径，每一个属于该第二类之I/O单元皆未包含一ESD触发电路，该I/O单元之ESD钳制装置对该ESD触发电路起反应，其中对于每一个属于该第二类之I/O单元，该ESD钳制装置系置于其主动电路平面图之该第二指定区域；其中该第一主动电路平面图中的该第一指定区域之一位置系对应到该第二主动电路平面图中的该第二指定区域的一位置。如请求项21之积体电路，其中该复数个I/O单元中的每一个I/O单元皆包含一I/O焊盘。