发明名称 Steuerung von Zeitstempelzähler-(TSC)-Offsets für Mehrfach-Kerne und -Threads
摘要 Gemäß einer Ausführungsform umfasst die vorliegende Erfindung ein Verfahren zum Aufzeichnen eines Zees Prozessors vor einer Systemunterbrechung, Zugreifen auf den gespeicherten TSC-Wert nach der Systemunterbrechung und ein direktes Aktualisieren eines Thread-Offset-Wertes, der mit einem ersten Thread verbunden ist, der auf einem ersten Kern des Prozessors ausführt, mit dem gespeicherten TSC-Wert ohne Durchführen einer Synchronisation zwischen einer Mehrzahl von Kernen des Prozessors. Andere Ausführungsformen werden beschrieben und beansprucht.
申请公布号 DE112010004965(T5) 申请公布日期 2012.11.29
申请号 DE201011004965T 申请日期 2010.11.10
申请人 INTEL CORPORATION 发明人 DIXON, MARTIN;SHRALL, JEREMY J.;PARTHASARATHY, RAJESH S.
分类号 G06F1/04 主分类号 G06F1/04
代理机构 代理人
主权项
地址