发明名称 |
多核处理器系统、仲裁电路控制方法以及仲裁电路控制程序 |
摘要 |
CPU(S#1)~CPU(L#2)通过取得部(304)取得各个CPU访问共享存储器(203)的访问速度的实测值。接下来,CPU(S#1)~CPU(L#2)通过响应性能计算部(305),根据访问速度的实测值与CPU的访问速度的理论值,按各个CPU来计算CPU的响应性能。CPU(L#3)通过访问比率计算部(310),按照某个CPU的访问权的比率大于比某个CPU的响应性能高的CPU的访问权的比率的方式来计算多个CPU访问共享存储器(203)的访问权的比率。CPU(L#3)通过通知部(311)向仲裁电路(204)通知计算出的访问权的比率。 |
申请公布号 |
CN102804149A |
申请公布日期 |
2012.11.28 |
申请号 |
CN201080065475.9 |
申请日期 |
2010.03.18 |
申请人 |
富士通株式会社 |
发明人 |
山下浩一郎;山内宏真 |
分类号 |
G06F12/00(2006.01)I |
主分类号 |
G06F12/00(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
舒艳君;李伟 |
主权项 |
一种多核处理器系统,其特征在于,具有:多个内核;共享存储器,其被所述内核访问;和仲裁电路,其仲裁所述多个内核访问所述共享存储器的访问权的竞争,所述多核处理器系统具备:取得单元,其取得各个所述内核访问所述共享存储器的访问速度的实测值;第1计算单元,其按各个所述内核根据由所述取得单元取得的访问速度的实测值和所述内核的访问速度的理论值来计算所述内核的响应性能;第2计算单元,其基于由所述第1计算单元计算出的各个所述内核的响应性能,按照所述内核的访问权的比率大于比所述内核的响应性能高的内核的访问权的比率的方式来计算所述多个内核访问所述共享存储器的访问权的比率;和通知单元,其将由所述第2计算单元计算出的所述多个内核访问所述共享存储器的访问权的比率通知给所述仲裁电路。 |
地址 |
日本神奈川县 |