发明名称 快速循环冗余校验编码方法及装置
摘要 本发明公开了一种快速循环冗余校验编码方法,包括:将循环冗余校验CRC编码生成多项式映射生成r+1阶转移矩阵,其中r为生成多项式的最高次数;删除所述r+1阶转移矩阵的第一行以及第一列,获得r阶转移矩阵;由r+1阶转移矩阵的第2至r+1行的第一列形成r×1列矩阵;由r阶转移矩阵和r×1列矩阵获得CRC编码的零输入转移矩阵和零状态转移矩阵;在输入比特流前面添加空位比特,添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍;根据零输入、零状态转移矩阵、和添加空位比特后的输入比特流,获得CRC编码校验序列。本发明还公开了一种快速CRC编码装置。本发明能够在一个时钟对多个输入比特进行CRC编码。
申请公布号 CN101902228B 申请公布日期 2012.11.28
申请号 CN200910085524.4 申请日期 2009.05.25
申请人 中兴通讯股份有限公司 发明人 李双喜
分类号 H03M13/09(2006.01)I 主分类号 H03M13/09(2006.01)I
代理机构 北京派特恩知识产权代理事务所(普通合伙) 11270 代理人 张颖玲;武晨燕
主权项 一种快速循环冗余校验CRC编码方法,其特征在于,包括:将CRC编码生成多项式映射生成r+1阶转移矩阵J,其中r为生成多项式的最高次数;删除所述r+1阶转移矩阵J的第一行以及第一列,获得r阶转移矩阵T;由所述r+1阶转移矩阵J的第2至r+1行的第一列形成r×1列矩阵S;根据所得到的r阶转移矩阵T和r×1列矩阵S,获得CRC编码的零输入转移矩阵P和零状态转移矩阵Ω;在输入比特流前面添加空位比特,添加空位比特后的输入比特流的比特个数为并行运算位宽N的整数倍,N为大于1的正整数;根据所得到的零输入转移矩阵P、零状态转移矩阵Ω和添加空位比特后的输入比特流,获得输入比特流的CRC编码校验序列。
地址 518057 广东省深圳市南山区高新技术产业园科技南路中兴通讯大厦法务部