发明名称 | 一种全隔离混合晶向SOI的制备方法 | ||
摘要 | 本发明公开了一种全隔离混合晶向SOI衬底的制备方法,以及基于该方法的CMOS集成电路制备方法。本发明提出的全隔离混合晶向SOI衬底制备方法,采用SiGe层作为第一晶向外延的虚拟衬底层,从而可以形成第一晶向的顶层应变硅;采用多晶硅支撑材料作为连接第一晶向的顶层应变硅与第二晶向的顶层硅的支撑,从而可去除第一晶向顶层应变硅下方的SiGe层,填充绝缘材料形成绝缘埋层。该方法形成的顶层硅和绝缘埋层厚度均匀、可控,窗口内形成的应变硅与窗口外的顶层硅具有不同晶向,可分别为NMOS及PMOS提供更高的迁移率,从而提升了CMOS集成电路的性能。 | ||
申请公布号 | CN102790004A | 申请公布日期 | 2012.11.21 |
申请号 | CN201110125558.9 | 申请日期 | 2011.05.16 |
申请人 | 中国科学院上海微系统与信息技术研究所 | 发明人 | 卞剑涛;狄增峰;张苗 |
分类号 | H01L21/762(2006.01)I | 主分类号 | H01L21/762(2006.01)I |
代理机构 | 上海光华专利事务所 31219 | 代理人 | 李仪萍 |
主权项 | 一种全隔离混合晶向SOI衬底的制备方法,其特征在于,包括以下步骤:步骤一、提供一片SOI衬底,所述SOI衬底包括第一晶向的底层硅、位于所述底层硅之上的绝缘埋层以及位于所述绝缘埋层之上的第二晶向的顶层硅;步骤二、在所述SOI衬底上刻蚀出窗口,所述窗口使部分底层硅暴露,然后在所述窗口的四周侧壁形成侧墙隔离结构;步骤三、在形成有侧墙隔离结构的窗口内外延第一晶向的SiGe层,然后在所述SiGe层上继续外延生长第一晶向的顶层硅;步骤四、刻蚀掉所述窗口其中相对两侧的部分侧墙隔离结构,露出部分底层硅,然后在部分侧墙隔离结构被刻蚀掉的位置沉积支撑材料,作为连接第一晶向的顶层硅与第二晶向的顶层硅的支撑;步骤五、刻蚀掉剩余的侧墙隔离结构,然后采用选择性腐蚀工艺去除所述SiGe层,使第一晶向的顶层硅下方悬空;步骤六、填充绝缘材料在第一晶向的顶层硅下方形成第二绝缘埋层;步骤七、去除在所述第一晶向的顶层硅四周的绝缘材料和支撑材料,并在所述第一晶向的顶层硅四周制作浅沟槽隔离结构,最终得到全隔离混合晶向SOI衬底。 | ||
地址 | 200050 上海市长宁区长宁路865号 |