发明名称 |
减少3D封装集成电路的裸片到裸片接合期间的静电放电损坏的易感性 |
摘要 |
减轻当制造3D集成电路封装时的静电放电损坏,其中在一个实施例中,当将第二层裸片放置为与第一层裸片接触时,在所述第二层裸片和第一层裸片上的其它信号导电凸块和电力导电凸块形成电接触之前,在所述第二层裸片的周边附近的电耦合到所述第二层裸片的衬底的导电凸块与所述第一层裸片上的电耦合到第一层裸片的衬底的对应导电凸块形成接触。 |
申请公布号 |
CN102792439A |
申请公布日期 |
2012.11.21 |
申请号 |
CN201180013894.2 |
申请日期 |
2011.02.23 |
申请人 |
高通股份有限公司 |
发明人 |
布雷恩·马修·亨德森;阿尔温德·钱德拉舍卡朗 |
分类号 |
H01L21/98(2006.01)I;H01L25/065(2006.01)I;H01L21/60(2006.01)I |
主分类号 |
H01L21/98(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种方法,其包括:使第一层裸片翘曲,所述第一层裸片具有衬底、未电连接到所述第一层裸片衬底的一组信号导电凸块和电力导电凸块,以及各自电连接到所述第一层裸片衬底的一组衬底导电凸块;以及将第二层裸片放置为与所述第一层裸片电接触;所述第二层裸片具有衬底、未电连接到所述第二层裸片衬底的一组信号导电凸块和电力导电凸块,以及各自电连接到所述第二层裸片衬底的一组衬底导电凸块;其中当将所述第二层裸片放置为与所述第一层裸片接触时,在所述第二层裸片组的信号导电凸块和电力导电凸块与所述第一层裸片组的信号导电凸块和电力导电凸块形成接触之前,所述第二层裸片组的衬底导电凸块与所述第一层裸片组的衬底导电凸块形成接触。 |
地址 |
美国加利福尼亚州 |