锗和III-V混合共平面的SOI半导体结构及其制备方法

摘要

本发明提供了一种锗和III-V混合共平面的SOI半导体结构及其制备方法。绝缘体上锗和III-V族半导体材料共平面异质集成的半导体结构包含至少一个形成在绝缘层上的锗衬底，而另一衬底是被形成在锗半导体上的III-V族半导体材料。形成该半导体结构的制备方法包括：制备全局绝缘体上锗衬底结构；在绝缘体上锗衬底结构上制备III-V族半导体材料层；进行第一次光刻，将图形化窗口刻蚀至锗层以形成凹槽；在所述凹槽中制备侧墙；采用选择性外延制备锗薄膜；进行化学机械研磨以获得锗和III-V族半导体材料共平面的异质集成半导体结构；去除侧墙及紧靠侧墙处的缺陷锗层部分；实现锗和III-V族半导体材料之间的隔离；通过形成MOS结构制备包含锗沟道PMOS和III-V沟道NMOS的高性能CMOS器件。

主权项

一种绝缘体上锗和III‑V族半导体材料共平面异质集成的半导体衬底材料，其特征在于设有硅支撑衬底，二氧化硅埋氧层，锗半导体层，III‑V族半导体材料层，以及锗和III‑V族半导体材料之间的隔离介质材料；所述二氧化硅埋氧层位于硅支撑衬底上，锗半导体层位于二氧化硅埋氧层之上，III‑V族半导体材料层位于部分锗半导体层之上，顶部与其横向相邻的锗半导体层共平面，锗和III‑V族半导体材料之间的隔离介质材料位于二氧化硅埋氧层之上，其横向结构为两侧分别连接锗半导体层和III‑V族半导体材料。