发明名称 用于减少内容可寻址存储器中的功率消耗的方法和设备
摘要 在不会不利地影响性能的情况下减少多级分层内容可寻址存储器(CAM)中的功率消耗。根据多级分层CAM电路的一个实施例,所述CAM电路包括多个较低级匹配线、多个较高级匹配线和匹配线恢复电路。所述较低级匹配线经配置以在预估计周期期间恢复到预估计状态。所述较高级匹配线经配置以在估计周期期间捕获所述较低级匹配线中的一个或一个以上的相应群组的估计状态,且在所述预估计周期期间恢复到预估计状态。所述匹配线恢复电路经配置以防止所述较低级匹配线中的至少一者响应于对应的启用信息而恢复到所述预估计状态,所述启用信息例如是指示是否利用匹配线搜索结果的一位或多位。
申请公布号 CN101501780B 申请公布日期 2012.11.14
申请号 CN200780028826.7 申请日期 2007.08.01
申请人 高通股份有限公司 发明人 蔡贾名;杰弗里·赫伯特·费希尔;迈克尔·泰坦·潘
分类号 G11C15/04(2006.01)I 主分类号 G11C15/04(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 刘国伟
主权项 一种减少多级分层内容可寻址存储器(CAM)电路中的功率消耗的方法,所述方法包括:获取与包含在所述多级分层CAM电路中的一个或一个以上CAM匹配线相关联的启用信息;防止单个的所述CAM匹配线响应于所述启用信息而恢复到预估计状态;以及防止单个的所述CAM匹配线响应于所述启用信息而影响对应的较高级CAM匹配线的预估计状态。
地址 美国加利福尼亚州