发明名称 | 输出缓冲电路和输入/输出缓冲电路 | ||
摘要 | 本申请涉及输出缓冲电路和输入/输出缓冲电路。输出缓冲电路包括输出端相互连接的第一输出电路和第二输出电路。第一输出电路输出具有第一高电位电源或低电位电源的电压电平的第一信号,并在高电位侧包括第一输出晶体管。第二输出电路输出具有低于第一高电位电源的第二高电位电源或低电位电源的电压电平的第二信号,并在高电位侧包括第二输出晶体管。当解除第一高电位电源的作用并启动第二高电位电源时,控制电路将第一输出晶体管和第二输出晶体管的至少其中之一的栅极和背栅极设定为第二高电位电源的电压电平。 | ||
申请公布号 | CN102780484A | 申请公布日期 | 2012.11.14 |
申请号 | CN201210141382.0 | 申请日期 | 2012.05.02 |
申请人 | 富士通半导体股份有限公司 | 发明人 | 宇野治 |
分类号 | H03K19/0185(2006.01)I | 主分类号 | H03K19/0185(2006.01)I |
代理机构 | 北京东方亿思知识产权代理有限责任公司 11258 | 代理人 | 宋鹤 |
主权项 | 一种输出缓冲电路,包括:第一输出电路,输出具有第一高电位电源或低电位电源的电压电平的第一信号,其中所述第一输出电路在高电位侧包括第一输出晶体管,所述第一输出晶体管包括栅极和背栅极;第二输出电路,输出具有低于所述第一高电位电源的第二高电位电源或所述低电位电源的电压电平的第二信号,其中所述第二输出电路的输出端连接到所述第一输出电路的输出端,并在高电位侧包括第二输出晶体管,所述第二输出晶体管包括栅极和背栅极;以及控制电路,当解除所述第一高电位电源的作用并启动所述第二高电位电源时,所述控制电路将所述第一输出晶体管和所述第二输出晶体管的至少其中之一的栅极和背栅极设定为所述第二高电位电源的电压电平。 | ||
地址 | 日本神奈川县 |