H264编码器及其图像变换、量化及重构的方法

摘要

本发明提供一种H.264编码器的硬件实现方法，主要是对正向DCT/Hadamard变换、量化和反向的量化、反向的DCT/Hadamard变换操作提供了统一的复用逻辑单元，很大程度上节省了硬件资源；并通过求残差单元、正变换/量化单元以及反变换/量化单元以及重构单元间的相互配合，从整体上解决了H.264标准中的图像变换、量化以及重构过程，且编码过程中的流水线操作，提高了运行速度，并且最大限度地利用了复用逻辑单元，提高了硬件资源利用率。

主权项

一种H.264编码器，其特征在于，包括控制单元，用于接收外部输入的宏块启动信号，并给出一个宏块启动信号分送到其他单元以通知其他单元启动宏块相应的计算；求残差单元，用于从一外部存储器中获取当前块的宏块数据和预测宏块数据，并计算出当前块的残差；正变换/量化单元，用于实现所述残差的正向的DCT/Hadamard变换、量化及Zig‑Zag顺序重排，并将最终得到Zig‑Zag系数存入所述外部存储器，非Zig‑Zag系数输出；反变换/量化单元，用于利用所述非Zig‑Zag系数实现所述残差的反向的量化、DCT/Hadamard变换；重构单元，用于接收经反向的量化、DCT/Hadamard变换后的残差，并根据所述残差以及从所述预测宏块数据得到重构的图像数据，并将所述重构的图像数据存入所述外部存储器；复用逻辑单元，用于向所述正变换/量化单元和反变换/量化单元提供计算所需的逻辑，并缓存所述计算的中间结果。