双壳层ZnO/CdTe/ZnS纳米电缆阵列电极及其制备方法

摘要

本发明公开了双壳层ZnO/CdTe/ZnS纳米电缆阵列电极的结构及其制备方法。用水热法实现单晶ZnO纳米线阵列垂直于ITO衬底生长，直径和高度分别在50～100nm、0.5～3μm内可调，然后在ZnO纳米线阵列上制备CdTe纳米电缆层和ZnS纳米晶钝化层，形成ZnO/CdTe/ZnS双壳层纳米电缆阵列结构电极。且CdTe壳层和ZnS的厚度分别在3～30nm以及5～15nm。通过退火工艺，有效的提高了ZnO/CdTe/ZnS纳米电缆阵列的结晶质量，实现了ZnO/CdTe纳米电缆阵列的饱和光电流密度从6.5mA/cm2提高到ZnO/CdTe/ZnS纳米电缆阵列的13.78mA/cm2。本发明设计的制备工艺简单环保，成本低，重复性好。

主权项

一种双壳层ZnO/CdTe/ZnS纳米电缆阵列电极，是采用水热法实现单晶ZnO纳米线阵列垂直于ITO衬底生长，其特征在于ZnO纳米线阵列直径和高度分别控制在50～100nm、0.5～3μm范围内；然后利用电化学沉积工艺在ZnO纳米线阵列上制备CdTe纳米壳层，且通过调节沉积电量大小控制CdTe壳层的厚度在3～30nm；最后通过SILAR法制备ZnS外层，且通过改变循环次数控制ZnS的厚度在5～15nm。