| 主权项 |
一种阵列基板，包括：一资料线(data line)；一第一扫瞄线(scan line)、一第二扫瞄线及一第三扫瞄线，该第一扫瞄线、该第二扫瞄线及该第三扫瞄线系依序相邻设置；一第一开关，具有一第一控制端、一第一输入端及一第一输出端，该第一控制端耦接于该第一扫瞄线，该第一输入端耦接于该资料线；一第二开关，具有一第二控制端、一第二输入端及一第二输出端，该第二控制端耦接于该第二扫瞄线，该第二输入端耦接于该资料线；一第三开关，具有一第三控制端、一第三输入端及一第三输出端，该第三控制端耦接于该第三扫瞄线，该第三输入端耦接于该资料线；一第一画素电极，耦接于该第一输出端，并且具有至少二第一延伸电极；一第二画素电极，耦接于该第二输出端，并且具有至少二第二延伸电极，且该些第一延伸电极的其中之一延伸至位于该第二画素电极旁；以及一第三画素电极，耦接于该第三输出端，并且具有至少二第三延伸电极，其中该些第二延伸电极的其中之一延伸至位于该第一画素电极旁，另一该第二延伸电极延伸至位于该第三画素电极旁，且该些第三延伸电极的其中之一延伸至位于该第一延伸电极旁。如申请专利范围第1项所述之阵列基板，其中该第一画素电极与该第二画素电极接收不同极性之电压，该第一画素电极与该第三画素电极接收相同极性之电压。如申请专利范围第2项所述之阵列基板，其中当该第三扫瞄线致能该第三开关时，该第一画素电极藉由该第一延伸电极及该第三延伸电极间之耦合电容效应，由一第一电压改变至一第二电压。如申请专利范围第3项所述之阵列基板，其中当该第一及该第三画素电极接收正极性之电压，该第二画素电极接收负极性之电压时，该第二电压实质上大于该第一电压。如申请专利范围第3项所述之阵列基板，其中当该第一及该第三画素电极接收负极性之电压，该第二画素电极接收正极性之电压时，该第一电压实质上大于该第二电压。如申请专利范围第1项所述之阵列基板，其中该第一开关、该第二开关及该第三开关分别为一薄膜电晶体(Thin Film Transistor，TFT)。一种液晶显示装置，包括：一阵列基板，包括：一资料线；一第一扫瞄线、一第二扫瞄线及一第三扫瞄线，该第一扫瞄线、该第二扫瞄线及该第三扫瞄线系依序相邻设置；一第一开关，具有一第一控制端、一第一输入端及一第一输出端，该第一控制端耦接于该第一扫瞄线，该第一输入端耦接于该资料线；一第二开关，具有一第二控制端、一第二输入端及一第二输出端，该第二控制端耦接于该第二扫瞄线，该第二输入端耦接于该资料线；一第三开关，具有一第三控制端、一第三输入端及一第三输出端，该第三控制端耦接于该第三扫瞄线，该第三输入端耦接于该资料线；一第一画素电极，耦接于该第一输出端，并且具有至少二第一延伸电极；一第二画素电极，耦接于该第二输出端，并且具有至少二第二延伸电极，且该些第一延伸电极的其中之一延伸至位于该第二画素电极旁；及一第三画素电极，耦接于该第三输出端，并且具有至少二第三延伸电极，其中该些第二延伸电极的其中之一延伸至位于该第一画素电极旁，另一该第二延伸电极延伸至位于该第三画素电极旁，且该些第三延伸电极的其中之一延伸至位于该第一延伸电极旁；一资料驱动器，耦接至该资料线；以及一扫瞄驱动器，耦接至该第一扫瞄线、该第二扫瞄线及该第三扫瞄线。如申请专利范围第7项所述之液晶显示装置，其中该第一画素电极与该第二画素电极接收不同极性之电压，该第一画素电极与该第三画素电极接收相同极性之电压。如申请专利范围第8项所述之液晶显示装置，其中当该第三扫瞄线致能该第三开关时，该第一画素电极藉由该第一延伸电极及该第三延伸电极间之耦合电容效应，由一第一电压改变至一第二电压。如申请专利范围第9项所述之液晶显示装置，其中当该第一及该第三画素电极接收正极性之电压，该第二画素电极接收负极性之电压时，该第二电压实质上大于该第一电压。如申请专利范围第9项所述之液晶显示装置，其中当该第一及该第三画素电极接收负极性之电压，该第二画素电极接收正极性之电压时，该第一电压实质上大于该第二电压。如申请专利范围第7项所述之液晶显示装置，其中该第一开关、该第二开关及该第三开关分别为一薄膜电晶体。一种阵列基板，包括：一第一画素，包括：一第一开关，具有一第一控制端、一第一输入端及一第一输出端，该第一控制端耦接于一第一扫瞄线，该第一输入端耦接于一资料线；及一第一画素电极，耦接于该第一输出端，并且具有至少二第一延伸电极；一第二画素，相邻于该第一画素，该第二画素包括：一第二开关，具有一第二控制端、一第二输入端及一第二输出端，该第二控制端耦接于一第二扫瞄线，该第二输入端耦接于该资料线；及一第二画素电极，耦接于该第二输出端，并且具有至少二第二延伸电极，且该些第一延伸电极的其中之一延伸至位于该第二画素电极旁；以及一第三画素，相邻于该第二画素，该第三画素包括：一第三开关，具有一第三控制端、一第三输入端及一第三输出端，该第三控制端耦接于一第三扫瞄线，该第三输入端耦接于该资料线；及一第三画素电极，耦接于该第三输出端，并且具有至少二第三延伸电极，其中该些第二延伸电极的其中之一延伸至位于该第一画素电极旁，另一该第二延伸电极延伸至位于该第三画素电极旁，且该些第三延伸电极的其中之一延伸至位于该第一延伸电极旁。如申请专利范围第13项所述之阵列基板，其中该第一画素与该第二画素对应不同之电压极性，该第一画素与该第三画素对应相同之电压极性。如申请专利范围第14项所述之阵列基板，其中当该第三扫瞄线致能该第三开关时，该第一画素电极藉由该第一延伸电极及该第三延伸电极间之耦合电容效应，由一第一电压改变至一第二电压。如申请专利范围第15项所述之阵列基板，其中当该第一及该第三画素电极接收正极性之电压，该第二画素电极接收负极性之电压时，该第二电压实质上大于该第一电压。如申请专利范围第15项所述之阵列基板，其中当该第一及该第三画素电极接收负极性之电压，该第二画素电极接收正极性之电压时，该第一电压实质上大于该第二电压。如申请专利范围第13项所述之阵列基板，其中该第一开关、该第二开关及该第三开关分别为一薄膜电晶体。 |
