| 发明名称 | I-MOSFET制造方法 | ||
| 摘要 | 制造I-MOS器件的方法包括在掩埋绝缘层(4)上形成半导体层(2)。包括栅极堆叠(14)的栅极结构(23)形成在半导体层上并且用于(5)通过注入对源极区域(28)的形成进行自对准。其后，使用蚀刻步骤来选择性地蚀刻栅极结构(23)，并且其后通过注入形成漏极区域(36)。该方法可精确地控制源极区域(28)和栅极堆叠(14)之间的i区域长度(38)。 | ||
| 申请公布号 | CN101573798B | 申请公布日期 | 2012.10.31 |
| 申请号 | CN200780049252.1 | 申请日期 | 2007.12.31 |
| 申请人 | NXP股份有限公司 | 发明人 | 拉杜·苏尔代亚努 |
| 分类号 | H01L29/739(2006.01)I;H01L21/329(2006.01)I | 主分类号 | H01L29/739(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 王波波 |
| 主权项 | 一种制造I‑MOS的方法，包括步骤：在掩埋绝缘层(4)上提供半导体层(2)；形成栅极结构(23)，其包括半导体层(2)上的栅极电介质层(6)和多晶硅栅极层(10)的堆叠(14)，该栅极结构(23)具有相对的第一侧(20)和第二侧(22)；用第一抗蚀剂层(24)对栅极结构(23)的第二侧(22)上的半导体层(2)施加掩模；进行注入以对所述堆叠的第一侧的第一区域(28)掺杂第一导电类型；去除第一抗蚀剂层(24)；选择性地蚀刻掉栅极结构(23)以留下与第一区域(28)隔开的堆叠(14)；用第二抗蚀剂层(32)对栅极结构(23)的掺杂第一侧(20)上的半导体层(2)施加掩模；以及进行注入(34)以对处在堆叠(14)的第二侧(22)并且与该堆叠相邻的半导体层(2)的第二区域(36)掺杂与第一导电类型相反的第二导电类型。 | ||
| 地址 | 荷兰艾恩德霍芬 | ||