一种基于两个有限群符号的短码长分组码译码器装置

摘要

本发明公开了一种基于两个有限群符号的短码长分组码译码器装置，属于数字通信差错控制编码领域。本发明的译码器装置包括控制电路、输入缓存单元、输出缓存单元以及译码运算单元；其中译码运算单元是译码器的核心部分，包括依次连接的先验概率生成电路、先验概率存储单元、后验概率计算电路以及排序判决电路。先验概率电路采用依次相连的若干基本单元，具有规则结构，便于电路实现；先验概率存储单元通过读写地址实现了数据交织，复杂度较低；后验概率计算与排序判决电路都采用低复杂度的实现方法。总之，本发明实现了一种基于两个有限群符号的短码长分组码的译码器装置，硬件复杂度较低，性能优越。

主权项

一种基于两个有限群符号的短码长分组码译码器装置，其特征在于，译码器装置包括：控制电路，分别与控制电路相连接的输入缓存单元、译码运算单元和输出缓存单元；输入缓存单元接收量化的信道观测值，输入缓存单元的输入使能信号为信道观测值输入使能信号，控制电路的输入控制信号为信道观测值输入使能信号；控制电路输出译码运算使能信号，译码运算使能信号作为输入缓存单元的输出使能信号和译码运算单元的译码使能信号；输入缓存单元输出量化的信道观测值到译码运算单元；控制电路给出输出缓存使能信号，作为输出缓存单元的输入使能信号；控制电路的输出控制信号作为译码符号输出使能信号和输出缓存单元的输出使能信号；译码运算单元输出译码符号到输出缓存单元，输出缓存单元输出译码符号。