发明名称 使用基于多层限制之布局修改
摘要 本发明提供一种用于改良一设计(310)之可制造性之方法,该方法包括对一布局设计之多个交互作用层(330、360、370、380)实施间隔或包覆检查(320),且随后使用所产生之间隔或包覆资料来移动一经改变之设计资料库(340)中之预定特征边缘以减小特征宽度、特征间隔或特征包覆被图案化得小于设计之危险。于某些实施例中,该等经增加大小之特征在该晶圆电路图案中大于一设计资料库中所绘制者。于某些实施例中,该用于改良一设计之可制造性之方法系储存在一电脑可读储存媒体上。
申请公布号 TWI375158 申请公布日期 2012.10.21
申请号 TW094145406 申请日期 2005.12.20
申请人 飞思卡尔半导体公司 发明人 凯文D 鲁卡斯;罗伯E 布恩;梅胡尔D 雪洛夫;柯克J 史卓佐斯基;袁志明;杰森T 波特
分类号 G06F17/50 主分类号 G06F17/50
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种用于改良一半导体装置布局设计之可制造性之方法,其包括:对一目标设计之多个交互作用层之多于一个层实施至少一层间间隔检查及一层内间隔检查;及响应该等间隔检查修改该目标设计以创建一经改变之目标设计资料库,其中修改该目标设计包括该目标设计内一特征上至少一个边缘之一群组之一第一移动,以减小特征宽度、特征包覆及特征间隔其中之一被图案化得小于设计值之危险,且其中响应于边缘之该第一移动修改该目标设计进一步包括一特征上至少一个边缘之一群组之一第二移动,以减小特征宽度、特征包覆及特征间隔其中之一被图案化得小于设计值之危险,其中该第一移动包括藉由向外移动选路(routing)多晶之边缘及向内移动交互之选路多晶有效层之边缘来移动预定之特征边缘。如请求项1之方法,其中修改该目标设计包括:利用设计规则检查(DRC)、基于规则之光学接近校正(RB-OPC)及基于模型之光学接近校正(MB-OPC)软体功能中之至少一个来实施该第一移动及该第二移动其中之一个或多个。如请求项1之方法,其中该第一移动包括藉由根据电良率资讯及图案化制程控制能力中至少之一而利用该等欲移动特征边缘之优先排序来移动预定之特征边缘。如请求项1之方法,其中该第一移动包括藉由移位通孔之边缘及移位交互作用金属特征之边缘来移动预定之特征边缘。如请求项1之方法,其中该第一移动包括藉由根据遮罩错误系数(MEF)资讯最优化特征边缘之移动距离来移动预定之特征边缘。如请求项1之方法,其中该第一移动包括藉由将一间隔小于一预定值之互连特征之一边缘移位至该相同层上另一非电连接互连特征,以降低特征合并之危险且不减小通孔或触点特征之互连包覆。如请求项6之方法,其中将非电连接互连特征之邻近边缘移离该另一特征包括通孔或触点特征之该移位以防止在通孔或触点特征之该互连包覆内之减小。如请求项1之方法,其中该第一移动包括藉由响应该凹角系位于一距多晶及有效层之重叠小于一预定值之间隔处而将形成一凹角之至少一个边缘移离多晶及有效层之至少一个来移动预定之特征边缘。如请求项1之方法,其中修改该目标设计进一步包括利用设计规则检查(DRC)及布局对原理图(LVS)软体功能中至少之一来验证该等设计修改尚未违背预定设计规则或电路功能性。如请求项9之方法,其中验证该等设计修改尚未违背预定设计规则或电路功能性进一步包括响应于对违背之一侦测而清除该等设计修改。如请求项1之方法,其中该第一移动包括藉由将特征大小增大至在一晶圆电路图案中大于一设计资料库中所描绘之对应特征来移动预定之特征边缘。一种用于改良一半导体装置布局设计之可制造性之方法,其包括:对一设计之多个交互作用层中之多于一个层实施至少一层间间隔检查及一层内间隔检查;及响应该等间隔检查的结果来修改该目标设计以创建一经改变之目标设计资料库,其中修改该目标设计包括该目标设计内一特征上至少一个边缘之一群组之一第一移动,以减小特征宽度、特征包覆及特征间隔其中之一被图案化得小于设计值中之一的危险,且其中响应于边缘之该第一移动修改该目标设计进一步包括一特征上至少一个边缘之一群组之一第二移动,以减小特征宽度、特征包覆及特征间隔其中之一被图案化得小于设计值之危险,其中该第一移动包括藉由向外移动一线端之边缘及向内移动一交互作用特征之一边缘来移动预定之特征边缘。
地址 美国