发明名称 |
一种实现SDRAM的四通道串行通信方法 |
摘要 |
本发明涉及一种实现SDRAM的四通道串行通信方法,通过一个通道传输命令信号:串行四通道SDRAM的命令有读操作命令、写操作命令、初始化配置命令,通过命令控制逻辑单元将从串行通道D0收到的命令信号解码并识别命令;当命令控制逻辑单元识别到初始化命令后,输出PLL和刷新计数器的配置信号,执行配置PLL和刷新计数器的配置操作;当命令控制逻辑单元识别到读写命令后,对收到的地址信号进行解析,产生列地址和行地址、BANK信号,发送给列地址锁存解码器和行地址锁存解码器、BANK控制逻辑;接着传输数据信号,数据信号的传输由读写寄存器控制。本发明有益的效果是:将SDRAM存储器的并行通信方式改变为串行通信方式,实现SDRAM的四通道串行通信功能。 |
申请公布号 |
CN102063392B |
申请公布日期 |
2012.10.17 |
申请号 |
CN201010610151.0 |
申请日期 |
2010.12.17 |
申请人 |
杭州晟元芯片技术有限公司 |
发明人 |
邱柏云;马震伟 |
分类号 |
G06F13/16(2006.01)I |
主分类号 |
G06F13/16(2006.01)I |
代理机构 |
杭州九洲专利事务所有限公司 33101 |
代理人 |
陈继亮 |
主权项 |
一种实现SDRAM的四通道串行通信方法,其特征在于:(1)、通过一个通道传输命令信号:串行四通道SDRAM的命令有读操作命令、写操作命令、初始化配置命令,通过命令控制逻辑单元将从串行通道D0收到的命令信号解码并识别命令;当命令控制逻辑单元识别到初始化命令后,输出PLL和刷新计数器的配置信号,执行配置PLL和刷新计数器的配置操作;(2)、通过四个通道传输地址信号:当命令控制逻辑单元识别到读写命令后,对收到的地址信号进行解析,产生列地址和行地址、BANK信号,发送给列地址锁存解码器和行地址锁存解码器、BANK控制逻辑;接着传输数据信号,数据信号的传输由读写寄存器控制;(3)、控制读写串行四通道SDRAM:当命令控制逻辑单元识别到读写命令后,对读写寄存器操作,配置读写寄存器控制数据输入寄存器和数据输出寄存器,实现数据的输入输出控制;读写寄存器配置为写操作时,数据输入寄存器接收串行数据,发送到与命令控制逻辑单元链接的串行通道D0~D1,读操作时,数据输出寄存器将从与BANK链接的数据线上的接收的数据发送到串行四通道D0~D3。 |
地址 |
310012 浙江省杭州市西湖区天目山路176号17幢203室 |