一种全数字时钟产生电路及全数字时钟产生方法

摘要

一种全数字时钟产生电路及全数字时钟产生方法，电路的输入方向包含一输入时钟Fi，输出方向包含一输出时钟Fo，输入时钟Fi连接到Nk分频单元，Nk分频单元连接到时标产生单元，时标产生单元的基准输入来自参考时钟Fr单元；输出时钟Fo连接到相位比较时钟恢复单元，相位比较时钟恢复单元的两个输入分别来自时标缓存单元和参考时钟Frj单元，时标缓存单元的基准输入来自参考时钟Frj单元，时标产生单元和时标缓存单元间由时标传送通道连通。本发明所述方法，在只使用基本数字逻辑电路资源条件下，实现任意正有理数的分频与倍频处理，提供满足系统应用要求的各种频率的同步时钟输出，无需单独配置锁相环路专用模块。

主权项

一种全数字时钟产生电路，其特征在于，采用全数字逻辑电路，其结构如下：电路的输入方向(10)包含一输入时钟Fi单元(101)，电路的输出方向(30)包含一输出时钟Fo单元(304)；输入时钟Fi单元(101)产生输入时钟Fi，输出时钟Fo单元(304)对外提供输出时钟Fo；输入时钟Fi单元(101)的输出连接到Nk分频单元(103)的输入，Nk分频单元(103)的输出连接到时标产生单元(104)的输入，时标产生单元(104)的基准输入来自参考时钟Fr单元(102)；时标产生单元(104)通过时标传送通道(20)与电路的输出方向(30)中的时标缓存单元(302)连通，时标缓存单元(302)的基准输入来自参考时钟Frj单元(301)，时标缓存单元(302)的输出、参考时钟Frj单元(301)分别和相位比较时钟恢复单元(303)的一个输入连接，相位比较时钟恢复单元(303)的输出连接到输出时钟Fo单元(304)的输入。