功率半导体器件及其制作方法

摘要

本发明提供了一种功率半导体器件及其制作方法，该器件具有低导通电阻和高击穿电压。该功率半导体器件包括：第一导电型的漏区；第一导电型的漂移区，形成在漏区上；第二导电型的第一基体区，形成在漂移区上表面下方；第二导电型的第二基体区，形成在漂移区上表面下方且第一基体区内；第二导电型的第三基体区，从第一基体区的下端向下突出形成；第一导电型的源区，形成在漂移区上表面下方且第一基体区内；栅绝缘层，形成在第一基体区的沟道区域上和第一基体区之间的漂移区上；栅极，形成在栅绝缘层上；源极，与源区电连接；以及漏极，与漏区电连接。该功率半导体器件通过最小化JFET电阻的增加而减小边缘电场，从而可以增大击穿电压且减小导通电阻。

主权项

一种功率半导体器件，包括：第一导电型的漏区；第一导电型的漂移区，所述漂移区形成在所述漏区上；第二导电型的第一基体区，所述第一基体区形成在所述漂移区的上表面下方；第二导电型的第二基体区，所述第二基体区形成在所述漂移区的上表面下方且在所述第一基体区内，且形成为具有比所述第一基体区的深度浅的深度；第二导电型的第三基体区，所述第三基体区通过从所述第一基体区的下端向下突出形成；第一导电型的源区，所述源区形成在所述漂移区的上表面下方且在所述第一基体区内，且形成为具有比所述第二基体区的深度浅的深度；栅绝缘层，所述栅绝缘层形成在所述第一基体区的沟道区域上和在所述第一基体区之间的漂移区上；栅极，所述栅极形成在所述栅绝缘层上；源极，所述源极与所述源区电连接；以及漏极，所述漏极与所述漏区电连接。