TURBO解码器的缓冲器结构

摘要

存储Turbo解码器的中间结果的缓冲器结构。为增加访问吞吐量，缓冲器结构设计成支持对每个访问周期对两个或多个比特的APP数据的同时访问。为避免访问争用，存储体被分配到用于码交织的二维数组的行和列使得相继比特的APP数据从不同存储体被访问。为支持“线性”寻址，存储体能被按排为两个集合，它们被分配给数组的偶数和奇数列。为支持“经交织”寻址，存储体可能被分配到数组的行组使得在经交织的数组内的相邻行被分配到不同的组。

主权项

一种用于用缓冲器结构来存储Turbo解码器的中间结果的方法，其特征在于包括：用所述缓冲器结构的多个存储体来存储代表中间结果的码元，其中每个存储体与二维数组的一行或多行的多个组的一个相关，该二维数组用于交织相应Turbo编码器的分组内的信息比特，且其中行被选择包括在每个组内，使得所述缓冲器结构的每个访问循环都能从两个或多个存储体同时访问两个或多个码元。