| 主权项 |
一种带熔丝校准的CMOS带隙基准电压源，其特征在于，包括：PTAT电流产生电路，用于产生与绝对温度成正比的PTAT电流IPTAT；CTAT电流产生电路，用于产生CTAT电流ICTAT；闭环补偿电流产生电路，用于产生闭环补偿电流ICL；熔丝校准电路，用于对工艺偏差进行校准；以及输出基准电压产生电路，用于产生输出电压(Vo)；其中，所述PTAT电流产生电路与CTAT电流产生电路相连接，所述熔丝校准电路与闭环补偿电流产生电路相连接，所述CTAT电流产生电路、闭环补偿电流产生电路和PTAT电流产生电路三者的输出被相加求和，其求和结果被送入所述输出基准电压产生电路，所述输出基准电压产生电路还与闭环补偿电流产生电路相连接；所述闭环补偿电流产生电路将输出电压(Vo)转换为电流送入三极型晶体管(Q0)，然后结合电阻R0来产生补偿电流，两个放大器连接成负反馈，保证两个输出端电压相同；其中，所述基准电压源包括：第一晶体管(M1)与第二晶体管(M2)并联连接，第一晶体管(M1)的漏极连接于三极型晶体管(Q0)的集电极，三极型晶体管(Q0)的发射极和基极均接地；第二晶体管(M2)的漏极通过第一电阻(R1)接地；第一放大器的正输入端通过熔丝校准电路连接于电阻R0的一端，电阻R0的另一端接地，第一放大器的负输入端连接于第一晶体管(M1)的漏极，第一放大器的输出端连接于晶体管M0的栅极；第二放大器的负输入端接收输出电压(Vo)，第二放大器的正输入端连接于第二晶体管(M2)的漏极，并通过第一电阻(R1)接地，第二放大器的输出端连接于第一、第二晶体管的栅极；晶体管M0的漏极连接到第一放大器的正输入端和熔丝校准电路；在补偿电流的产生过程中，电阻R0的精确度受工艺限制，加入熔丝校准电路，且熔丝校准电路与电阻R0串联连接；所述熔丝校准电路中，d0到d8为控制端，每两个控制端之间连接着熔丝，控制端d0与d1之间的熔丝与电阻R1并联，控制端d1与d2之间的熔丝与电阻R2并联，控制端d2与d3之间的熔丝与电阻R3并联，控制端d3与d4之间的熔丝与电 阻R4并联，控制端d4与d5之间的熔丝与电阻R5并联，控制端d5与d6之间的熔丝与电阻R6并联，控制端d6与d7之间的熔丝与电阻R7并联，控制端d7与d8之间的熔丝与电阻R8并联，电阻R1到R8为校准电阻，其中R1和R2阻值为R，R3和R4阻值为2R，R5和R6阻值为4R，R7和R8阻值为8R，能够通过任何两个控制来熔断熔丝调节补偿电阻的大小，调节范围为正负R到8R。 |
