发明名称 用于突发模式串行信号的时钟与数据恢复
摘要 本发明涉及一种时钟与数据恢复装置,其从包含由间隙分开的数据突发的顺序数据流中恢复数据。每一数据突发以其自己的相位且以其自己的与标称频率的偏差抵达。所述数据突发以用来确定所述突发的定时的前同步码开始。所述时钟与数据恢复装置使用来自一个或一个以上多路分用器或取样器的信号来确定数据突发的所述定时。在每一数据突发的开始,由边缘检测器分析经取样输入信号以确定所述突发的样本相位。选择器利用由所述边缘检测器确定的所述样本相位来挑选所述经取样输入信号中的哪些信号将用于从所述时钟与数据恢复装置产生输出数据信号。
申请公布号 CN102714589A 申请公布日期 2012.10.03
申请号 CN201180006119.4 申请日期 2011.01.14
申请人 维特赛半导体公司 发明人 伊恩·凯尔斯;尤金·帕霍姆斯凯
分类号 H04L7/027(2006.01)I;H03K7/00(2006.01)I 主分类号 H04L7/027(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种时钟与数据恢复装置,其包括:取样电路,其经配置以接收串行输入信号并通过对所述串行输入信号进行取样来产生并行信号,其中针对所述串行输入信号的每一位时间产生多个样本;定相电路,其耦合到所述并行信号且经配置以产生指示在所述并行信号当中的数据转变的位置的相位选择信号;及选择电路,其耦合到所述并行信号且经配置以基于所述相位选择信号而产生选自所述并行信号的至少一个信号。
地址 美国加利福尼亚州