半导体记忆装置

摘要

一种半导体记忆装置，包括：记忆胞阵列，由多个SRAM记忆胞以矩阵状形成在位元线方向以及与此位元线方向正交的字元线方向上而成；以及周边电路，与此记忆胞阵列在上述位元线方向上相邻接。上述记忆胞阵列，包括以在上述位元线方向上延伸的条纹状而交替配置在上述字元线方向上的第1P井区域以及第1N井区域，上述第1N井区域与其两侧的第1P井区域中，以点对称图案形成上述SRAM记忆胞。上述周边电路，包括在上述位元线方向上延伸且交替配置在上述字元线方向上的第2P井区域以及第2N井区域。

主权项

一种半导体记忆装置，其特征在于包括：记忆胞阵列，由多个SRAM记忆胞以矩阵状形成在位元线方向以及与上述位元线方向正交的字元线方向而成；以及周边电路，与上述记忆胞阵列在上述位元线方向上相邻接，且上述记忆胞阵列包括第1P井区域以及第1N井区域，上述第1P井区域以及上述第1N井区域以在上述位元线方向上延伸的条纹状而交替配置在上述字元线方向上，在上述第1N井区域与其两侧的上述第1P井区域中，以点对称图案形成上述SRAM记忆胞，上述周边电路包括第2P井区域以及第2N井区域，上述第2P井区域以及上述第2N井区域在上述位元线方向上延伸且交替配置在上述字元线方向上。如申请专利范围第1项所述之半导体记忆装置，其中上述第1P井区域及上述第2P井区域、以及上述第1N井区域及上述第2N井区域分别是连续的区域。如申请专利范围第1项所述之半导体记忆装置，其中上述第1P井区域及上述第2P井区域、以及上述第1N井区域及上述第2N井区域分别是宽度相同的连续区域。如申请专利范围第1项所述之半导体记忆装置，其中形成在上述记忆胞阵列以及上述周边电路上的电晶体的闸极在上述字元线方向上延伸。如申请专利范围第1项所述之半导体记忆装置，其中上述第1P井区域及上述第2P井区域、以及上述第1N井区域及上述第2N井区域中形成的扩散层，形成为与各个井区域的延伸方向平行的条纹状。如申请专利范围第1项所述之半导体记忆装置，其中上述周边电路包括：写入电路，与上述记忆胞阵列的上述位元线方向的一方相邻接，将资料写入至上述SRAM记忆胞；以及读取电路，与上述记忆胞阵列的上述位元线方向的另一方相邻接，读取上述SRAM记忆胞中的资料。如申请专利范围第6项所述之半导体记忆装置，其中上述写入电路配置成基本电路图案在上述字元线方向上的长度是上述SRAM记忆胞的电路图案在上述字元线方向上的长度的整数倍。如申请专利范围第6项所述之半导体记忆装置，其中上述读取电路配置成基本电路图案在上述字元线方向上的长度是上述SRAM记忆胞的电路图案在上述字元线方向上的长度的整数倍。一种半导体记忆装置，其特征在于包括：记忆胞阵列，由多个SRAM记忆胞以矩阵状形成在位元线方向以及与上述位元线方向正交的字元线方向上而成；以及周边电路，与上述记忆胞阵列在上述位元线方向上相邻接，且上述周边电路包括读取电路，上述读取电路具有以与上述字元线正交的面为分界面、且交替配置在上述字元线方向上的第2P井以及第2N井区域，且由单端读取来自上述SRAM记忆胞的资料。如申请专利范围第9项所述之半导体记忆装置，其中上述周边电路包括写入电路，上述写入电路与上述记忆胞阵列的上述位元线方向的一方相邻接，且将资料写入至上述SRAM记忆胞，上述读取电路与上述记忆胞阵列的位元线方向的另一方相邻接。如申请专利范围第10项所述之半导体记忆装置，其中上述写入电路配置成基本电路图案在上述字元线方向上的长度是上述SRAM记忆胞的电路图案在上述字元线方向上的长度的整数倍。如申请专利范围第10项所述之半导体记忆装置，其中上述位元线由第1局部位元线及第2局部位元线构成，上述写入电路包括第1驱动用电路，上述第1驱动用电路经由传输闸极来选择性地使上述第1局部位元线及上述第2局部位元线与接地线连接，当向上述SRAM记忆胞写入资料时，上述第1驱动用电路活化，当不向上述SRAM记忆胞写入资料时，上述第1驱动用电路非活化。如申请专利范围第9项所述之半导体记忆装置，其中上述读取电路配置成基本电路图案在上述字元线方向上的长度是上述SRAM记忆胞的电路图案在上述字元线方向上的长度的整数倍。如申请专利范围第9项所述之半导体记忆装置，其中上述位元线由第1局部位元线、第2局部位元线、以及全域位元线构成，上述读取电路包括：闸极元件，输入端上连接着上述第1局部位元线；以及第2驱动用电路，藉由上述闸极元件的输出将上述全域位元线连接在接地线上。如申请专利范围第9项所述之半导体记忆装置，其中上述位元线由第1及第2局部位元线构成，上述读取电路经由上述第1局部位元线来读取资料，上述SRAM记忆胞包括分别以接地电位来驱动上述第1局部位元线以及上述第2局部位元线的第1驱动元件及第2驱动元件，上述第1驱动元件的驱动力高于上述第2驱动元件。一种半导体记忆装置，其特征在于包括：记忆胞阵列，由多个SRAM记忆胞以矩阵状形成在位元线方向以及与上述位元线方向正交的字元线方向上而成；以及周边电路，与上述记忆胞阵列在上述位元线方向上相邻接，且形成在上述记忆胞阵列以及上述周边电路上的电晶体的闸极在同一方向上延伸。如申请专利范围第16项所述之半导体记忆装置，其中上述周边电路包括：写入电路，与上述记忆胞阵列的上述位元线方向的一方相邻接，将资料写入至上述SRAM记忆胞；以及读取电路，与上述记忆胞阵列的上述位元线方向的另一方相邻接，读取上述SRAM记忆胞中的资料。如申请专利范围第17项所述之半导体记忆装置，其中上述写入电路配置成上述字元线方向上的长度是上述SRAM记忆胞的布局的整数倍。如申请专利范围第17项所述之半导体记忆装置，其中上述读取电路配置成上述字元线方向上的长度是上述SRAM记忆胞的布局的整数倍。如申请专利范围第17项所述之半导体记忆装置，其中上述位元线由第1局部位元线及第2局部位元线构成，上述读取电路经由上述第1局部位元线来读取资料，上述SRAM记忆胞包括分别以接地电位来驱动上述第1局部位元线及上述第2局部位元线的第1驱动元件及第2驱动元件，上述第1驱动元件的驱动力高于上述第2驱动元件。