记忆体单元的制作方法

摘要

本发明之双位元记忆体单元具有嵌入于控制闸极两侧壁内之独立电荷储存区域，可避免记忆体单元在后续资料读取时发生问题。本发明之记忆体单元的制作方式其特征在于：蚀刻一覆盖于沟渠结构上的介电材料，由于该介电材料在水平和垂直方向所形成的厚度不同，利用此厚度不同的形态，藉由蚀刻的控制，即可在沟渠之底部两侧分别形成独立的电荷储存结构，如此，可简化传统制程并且使制程中自我对准的难度降低。

主权项

一种记忆体单元的制作方法，包含：提供一基底，其上设有一第一介电层及一第二介电层；蚀刻该第二介电层、该第一介电层及该基底，形成一第一沟渠；于该第一沟渠之底部的该基底内形成一埋入式掺杂区；将该第一沟渠填满一第三介电层，其中该第三介电层与该第二介电层切齐；去除该第二介电层及该第一介电层，形成一第二沟渠；于该第二沟渠之底部形成一第一氧化层；于该第三介电层及该第一氧化层之表面形成一侧壁子材料层；蚀刻该侧壁子材料层，于该第二沟渠之侧壁形成一侧壁子；于未被该侧壁子覆盖之该第一氧化层上，形成一第二氧化层；于该侧壁子及该第二氧化层之表面形成一绝缘层；以及将该第二沟渠填满一导电层，且该导电层覆盖该第三介电层。如专利范围第1项所述之一种记忆体单元的制作方法，其中形成该埋入式掺杂区之方式包含气相掺杂(Gas Phase Doping，GPD)制程或是离子布植制程。如专利范围第1项所述之一种记忆体单元的制作方法，在将该第二沟渠填满该导电层之后，另包含：形成一金属矽化物层覆盖该导电层；形成一氮化矽层覆盖该金属矽化物层；以及形成一氧化矽层覆盖该氮化矽层。如专利范围第1项所述之一种记忆体单元的制作方法，其中该第一介电层包含氧化矽。如专利范围第1项所述之一种记忆体单元的制作方法，其中该第二介电层包含氮化矽。如专利范围第1项所述之一种记忆体单元的制作方法，其中该第三介电层包含氧化矽。如专利范围第1项所述之一种记忆体单元的制作方法，其中该第一氧化层包含氧化矽。如专利范围第1项所述之一种记忆体单元的制作方法，其中该侧壁子材料层包含氮化矽。如专利范围第1项所述之一种记忆体单元的制作方法，其中该绝缘层包含氧化矽。一种记忆体单元的制作方法，包含：提供一基底，其上设有一第一介电层及一第二介电层；蚀刻该第二介电层、该第一介电层以及该基底，形成一第一沟渠；于该第一沟渠之底部形成一第一氧化层；于该第二介电层以及该第一氧化层之表面形成一侧壁子材料层；蚀刻该侧壁子材料层，使得该侧壁子材料层于该第一沟渠之侧壁形成一侧壁子；于未被该侧壁子覆盖之该第一氧化层上，形成一第二氧化层；于该侧壁子以及该第二氧化层之表面形成一绝缘层；于该第一沟渠内形成一导电闸极；去除该第二介电层并形成一第二沟渠；于该第二沟渠之底部的该基底内形成一汲极源极掺杂区；以及将该第二沟渠填满一第三介电层。如专利范围第10项所述之一种记忆体单元的制作方法，形成该导电闸极之后，去除该第二介电层并形成该第二沟渠之前，另包含：形成一金属矽化物层覆盖该导电闸极之表面；以及形成一氧化矽层覆盖该金属矽化物层之表面。如专利范围第10项所述之一种记忆体单元的制作方法，其中该第一介电层包含氧化矽。如专利范围第10项所述之一种记忆体单元的制作方法，其中该第二介电层包含氮化矽。如专利范围第10项所述之一种记忆体单元的制作方法，其中该第一氧化层包含氧化矽。如专利范围第10项所述之一种记忆体单元的制作方法，其中该侧壁子材料层包含氮化矽。如专利范围第10项所述之一种记忆体单元的制作方法，其中该绝缘层包含氧化矽。如专利范围第10项所述之一种记忆体单元的制作方法，其中该第三介电层包含氧化矽。