发明名称 半导体器件及其制造方法
摘要 半导体器件具备连接第1MOS晶体管的漏极或源极任一个与第2MOS晶体管的漏极或源极任一个的电路,半导体器件具备:衬底;衬底上的绝缘膜;及平面状半导体层,形成于衬底上的绝缘膜上;第1MOS晶体管含有:第1漏极/源极区域,形成于平面状半导体层;柱状半导体层,形成于平面状半导体层上;第2源极/漏极区域,形成于柱状半导体上部;及栅极,形成于柱状半导体层侧壁;第2MOS晶体管含有:第3漏极/源极区域,形成于平面状半导体层;柱状半导体层,形成于平面状半导体层上;第4源极/漏极区域,形成于柱状半导体上部;及栅极,形成于柱状半导体层侧壁;形成有硅化物层,连接第1漏极/源极区域上部至少一部分与第3漏极/源极区域上部至少一部分。
申请公布号 CN101933149B 申请公布日期 2012.09.19
申请号 CN200980103509.6 申请日期 2009.01.29
申请人 新加坡优尼山帝斯电子私人有限公司 发明人 舛冈富士雄;新井绅太郎
分类号 H01L29/786(2006.01)I;H01L21/28(2006.01)I;H01L21/336(2006.01)I;H01L21/8238(2006.01)I;H01L27/08(2006.01)I;H01L27/092(2006.01)I;H01L29/78(2006.01)I 主分类号 H01L29/786(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 郑小军;冯志云
主权项 一种半导体器件,具有MOS晶体管,其包含有:柱状半导体层;第1漏极或源极区域,形成于所述柱状半导体层的底部;栅极电极,以包围该柱状半导体层的侧壁的方式隔介第1绝缘膜而形成;外延半导体层,形成于所述柱状半导体层上表面上部;以及第2源极或漏极区域,至少形成于所述外延半导体层;所述第2源极或漏极区域的上表面面积大于所述柱状半导体层的上表面面积。
地址 新加坡柏龄大厦
您可能感兴趣的专利