发明名称 |
一种形成双应力层的方法 |
摘要 |
本发明涉及半导体制造领域,尤其涉及一种形成双应力层的方法。本发明提出一种形成双应力层的方法,通过干法刻蚀先将NMOS区域上方的高压应力部分去除后,然后采用远端等离子体化学蚀刻的工艺去除剩余NMOS上的高压应力层,由于远端等离子体化学蚀刻工艺可对高压应力氮化硅的侧面进行蚀刻,并通过控制蚀刻时间来控制高压应力氮化硅侧面的蚀刻量,进而避免高拉应力层和高压应力层交叠区域的产生。 |
申请公布号 |
CN102683284A |
申请公布日期 |
2012.09.19 |
申请号 |
CN201210135997.2 |
申请日期 |
2012.05.04 |
申请人 |
上海华力微电子有限公司 |
发明人 |
徐强 |
分类号 |
H01L21/8238(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
上海新天专利代理有限公司 31213 |
代理人 |
王敏杰 |
主权项 |
一种形成双应力层的方法,其特征在于,包括以下步骤:步骤S1:沉积高拉应力层覆盖一具有NMOS和PMOS区域的半导体结构的上表面;步骤S2:刻蚀去除覆盖在PMOS区域上的高拉应力层后,沉积高压应力层覆盖剩余高拉应力层和所述半导体结构暴露部分的上表面;步骤S3:采用光刻工艺,形成覆盖在PMOS区域上的第二光阻,并以所述第二光阻为掩膜刻蚀去除部分覆盖在NMOS区域上的高压应力层后,继续采用远端等离子化学刻蚀工艺去除覆盖在NMOS区域上剩余的高压应力层和交叠区域中的高压应力层,去除第二光阻。 |
地址 |
201210 上海市浦东新区张江高科技园区高斯路568号 |