发明名称 星载实时并行数据处理系统
摘要 本发明针对星载系统数据量巨大,实时性处理要求高的特点,提供了一种星载实时并行数据处理系统。该系统主要由电源子系统、专用指令集处理器并行处理阵列子系统和数据分发驱动合成子系统构成三层处理平台结构,其中数据分发驱动合成子系统用于完成对输入数据的预处理及处理结果输出,位于整个处理平台的中间层;该专用指令集处理器并行处理阵列子系统位于整个处理平台最顶层,采用专用指令集处理器构成并行处理阵列,完成对输入数据的处理;该电源子系统为整个系统提供电源,位于整个处理平台的最底层;所述的三个子系统之间通过专用总线层接。本发明具有能够实现对星载海量数据的实时并行快速处理的优点,可用于对星载图像去噪和分布式图像压缩。<pb pnum="1" />
申请公布号 CN106134476B 申请公布日期 2012.09.05
申请号 CN200810077684.X 申请日期 2008.11.24
申请人 西安电子科技大学 发明人 石光明;张犁;李甫;李双飞;殷赞;刘伟峰
分类号 G06F17/00(2006.01)I 主分类号 G06F17/00(2006.01)I
代理机构 陕西电子工业专利中心 61205 代理人 王品华;黎汉华
主权项 一种星载实时并行数据处理系统,主要由电源子系统、专用指令集处理器并行处理阵列子系统和数据分发驱动合成子系统构成三层处理平台结构,该数据分发驱动合成子系统用于完成对输入数据的预处理及处理结果输出,位于整个处理平台的中间层;该专用指令集处理器并行处理阵列子系统用于完成对输入数据的并行处理,位于整个处理平台最顶层;该电源子系统为整个系统提供电源,位于整个处理平台的最底层,所述的三个子系统之间通过专用总线层接;所述的专用指令集处理器并行处理阵列子系统包括:(1)n个并行的数据处理单元组成并行处理阵列,n≥2,用于完成对预处理数据的算法处理;(2)全局数据处理及通信控制单元,分别与每个数据处理单元双向连接,实现与各个专用指令集处理单元的数据通信和数据交换;所述的数据处理单元主要由输入RAM、专用指令集处理器和输出RAM组成,输入RAM实现对预处理数据的两页缓冲存储;专用指令集处理器完成对输入RAM中的数据处理;输出RAM完成对专用指令集处理器处理结果的两页缓冲存储;其特征在于:专用指令集处理器包括数据输入/输出存储器、运算单元、可配置通用数据寄存器组、数据地址产生器和程序定序器,程序定序器产生专用指令集处理器单元的指令码地址,数据地址产生器根据指令码地址的指令产生指令操作所需要的操作数和操作数所处的地址,并将该操作数和指令码放入数据输入/输出存储器,可配置通用数据寄存器组读取输入数据存储器中的操作数和指令码,运算单元根据可配置通用数据寄存器组的指令码,对操作数进行运算,并将运算结果放入可配置通用数据寄存器组,输出存储器读取可配置通用数据寄存器组存放的运算结果并输出到输出RAM中。
地址 710071 陕西省西安市太白南路2号