发明名称 半导体器件以及半导体器件的制造方法
摘要 本发明提供一种半导体器件以及半导体器件的制造方法。该半导体器件包括:第一晶体管,包括:第一导电类型的第一杂质层,形成在半导体衬底的第一区域中;第一外延半导体层,形成在第一杂质层上方;第一栅极绝缘膜,形成在第一外延半导体层上方;及第一栅极电极,形成在第一栅极绝缘膜的上方;以及第二晶体管,包括:第二导电类型的第二杂质层,形成在半导体衬底的第二区域中;第二外延半导体层,形成在第二杂质层上方,且具有与第一外延半导体层不同的厚度;第二栅极绝缘膜,形成在第二外延半导体层上方,且具有与第一栅极绝缘膜相等的膜厚度;及第二栅极电极,形成在第二栅极绝缘膜上方。本发明通过价廉工艺实现高性能和高可靠性的半导体器件。
申请公布号 CN102655150A 申请公布日期 2012.09.05
申请号 CN201210048152.X 申请日期 2012.02.24
申请人 富士通半导体股份有限公司 发明人 藤田和司;江间泰示;小川裕之
分类号 H01L27/092(2006.01)I;H01L21/8238(2006.01)I 主分类号 H01L27/092(2006.01)I
代理机构 隆天国际知识产权代理有限公司 72003 代理人 张浴月;张志杰
主权项 一种半导体器件,包括:第一晶体管,包括:第一导电类型的第一杂质层,形成在半导体衬底的第一区域中;第一外延半导体层,形成在所述第一杂质层的上方;第一栅极绝缘膜,形成在所述第一外延半导体层的上方;第一栅极电极,形成在所述第一栅极绝缘膜的上方;及第二导电类型的第一源极/漏极区域,形成在所述第一区域中的所述第一外延半导体层和所述半导体衬底中;以及第二晶体管,包括:第二导电类型的第二杂质层,形成在所述半导体衬底的第二区域中;第二外延半导体层,形成在所述第二杂质层的上方,且具有与所述第一外延半导体层的膜厚度不同的膜厚度;第二栅极绝缘膜,形成在所述第二外延半导体层的上方,且具有与所述第一栅极绝缘膜的膜厚度相等的膜厚度;第二栅极电极,形成在所述第二栅极绝缘膜的上方;及第一导电类型的第二源极/漏极区域,形成在所述第二区域中的所述第二外延半导体层和所述半导体衬底中。
地址 日本神奈川县横滨市