一种TD-SCDMA终端的多普勒频偏检测方法和装置

摘要

本发明介绍了一种在TD-SCDMA终端高速运动中检测多普勒频偏的方法，该方法采用检测TD-SCDMA终端在靠近或远离信源时的下行帧时长的压缩或延伸去检测列车时速及多普勒频偏等信息。该方法实现简单成本低，可以很好的实现多普勒频偏检测。

主权项

一种TD‑SCDMA终端的多普勒频偏检测方法，其特征在于：步骤(1)通过多频带检波器DET对射频信号进行检测，将射频功率信号转换为电压信号；步骤(2)此电压信号经一高速运放作放大后送入高速比较器正极；步骤(3)同时由现场可编程门阵列FPGA或单片机控制数/模D/A转换器输出一电压不断变化的低频锯齿波；步骤(4)此锯齿波再进行一级有源低通滤波后送入高速比较器负极；步骤(5)比较器对来自正极的电压信号和来自负极的低频锯齿波进行比较，可以找到有功率部分和无功率部分；步骤(6)再由FPGA进行高速处理，选取出其中有功率部分长度为50us部分即认为是导频信号，从而可以取出导频信号；步骤(7)然后FPGA再对导频上升沿附近位置进行采样，检测导频上升沿；步骤(8)FPGA对打点时钟的信号周期数不断进行统计，从而可以获知一个统计周期末的导频上升沿经过的打点时钟个数和静止时候的相应周期对应的打点时钟个数的偏差值，从而可以获知终端运行速度和多普勒频偏值，所述获知多普勒频偏值是根据以下公式：多普勒频偏fe＝(ΔN×fo)/(n×NO)其中，ΔN表示一个统计周期末的导频上升沿经过的打点时钟个数和静止时候相应周期对应的打点时钟个数的偏差值；fo表示载波频率值；n表示一个统计周期内包含的帧数；NO表示一个帧时间内经过的标准打点时钟的周期个数。