应用相位选择器的数据锁存电路

摘要

本发明提供一种数据锁存电路。该数据锁存电路包含有：一第一数据锁存单元，用来依据一第一时钟信号以锁存一第一输入数据，并输出一第一输出数据；一第二数据锁存单元，用来依据一第二时钟信号以锁存该第一输出数据，并输出一第二输出数据；一第三数据锁存单元，用来依据一第三时钟信号以锁存该第二输出数据，并输出一输出数据；以及一相位选择器，耦接于该第二数据锁存单元，用来依据该第一、第三时钟信号的相位关系来产生该第二时钟信号至该第二数据锁存单元。

主权项

一种数据锁存电路，包含：第一数据锁存单元，用来依据一第一时钟信号以锁存一第一输入数据，并输出一第一输出数据；第二数据锁存单元，用来依据一第二时钟信号以锁存该第一输出数据，并输出一第二输出数据；以及相位选择器，耦接于该第二数据锁存单元，用来依据该第一时钟信号及一第三时钟信号的相位关系来产生该第二时钟信号至该第二数据锁存单元；其中，该相位选择器包含相位检测器，耦接于该第一、第三时钟信号，用来检测该第一、第三时钟信号的相位关系以产生一检测信号；反相器，耦接于该第三时钟信号，用来依据该第三时钟信号以产生该第三时钟信号的反相信号；滤波器，耦接于该相位检测器，用来对该检测信号进行滤波以产生一滤波信号；磁滞缓冲器，耦接于该滤波器，用来依据一磁滞特性将该滤波信号转换为一控制信号，并输出该控制信号；以及选择单元，耦接于该反相器、该第三时钟信号和该磁滞缓冲器，用来依据该控制信号选择性地输出该第三时钟信号或该第三时钟信号的反相信号作为该第二时钟信号。