发明名称 |
非易失性存储装置、非易失性存储器件及其制造方法 |
摘要 |
一种非易失性存储装置、非易失性存储器件及其制造方法,其中非易失性存储器件包括:半导体衬底,所述半导体衬底包括表面区;位于所述半导体衬底内的源区;位于所述半导体衬底内的漏区;位于所述半导体衬底内的第一沟道区,第一沟道区在所述源区的第一部分和所述漏区的第一部分之间延伸;位于所述半导体衬底内的第二沟道区,第二沟道区在所述源区的第二部分和所述漏区的第二部分之间延伸;覆盖第一沟道区的第一介电层;覆盖第二沟道区的第二介电层;覆盖第一沟道区之上的第一介电层的浮栅结构;位于所述浮栅结构之上的第三介电层;以及覆盖第二介电层和第三介电层的控制栅层。本发明能够提高较低尺度的非易失性存储器件的高可制造性产量。 |
申请公布号 |
CN102024821B |
申请公布日期 |
2012.08.22 |
申请号 |
CN200910195983.8 |
申请日期 |
2009.09.18 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
肖德元;陈国庆;李若加 |
分类号 |
H01L27/115(2006.01)I;H01L29/10(2006.01)I;H01L29/423(2006.01)I;H01L21/8247(2006.01)I |
主分类号 |
H01L27/115(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
李丽 |
主权项 |
一种非易失性存储器件,包括:半导体衬底,所述半导体衬底包括表面区;位于所述半导体衬底内的源区;位于所述半导体衬底内的漏区;位于所述半导体衬底内的第一沟道区,第一沟道区在所述源区的第一部分和所述漏区的第一部分之间延伸;位于所述半导体衬底内的第二沟道区,第二沟道区在所述源区的第二部分和所述漏区的第二部分之间延伸;位于在所述半导体衬底内的第三沟道区,第三沟道区在所述源区的第三部分和所述漏区的第三部分之间延伸;覆盖第一沟道区的第一介电层;覆盖第二沟道区的第二介电层;覆盖第一沟道区的第一介电层之上的浮栅结构;位于所述浮栅结构之上的第三介电层;以及覆盖第二介电层和第三介电层的控制栅层,以及在第三沟道区之上的第四介电层,第四介电层在所述控制栅层的下面,其中,在所述非易失性存储器件的编程操作期间,第二沟道区向第一沟道区提供电载流子,第三沟道区向第一沟道区提供电载流子。 |
地址 |
201203 上海市浦东新区张江路18号 |