| 摘要 |
<p>본 발명은 반도체 기술에 있어서, 특히 씨모스 제조기술에 기반한 바이폴라 접합 트랜지스터에 관한 것으로, 에미터 영역, 베이스 영역 및 콜렉터 영역을 포함하고, 상기 베이스 영역의 제1콘택과 상기 콜렉터 영역의 제2콘택을 포함하고, 상기 제2콘택과 상기 콜렉터 영역 간을 연결하는 웰 플러그를 포함하는 반도체 기판과, 상기 제1콘택 상부에 형성되는 제1 실리사이드막과, 상기 제2콘택 상부에 형성되는 제2 실리사이드막과, 상기 에미터 영역 상부에 형성되면서 상기 에미터 영역 보다 작은 치수(dimension)을 갖는 제3 실리사이드막과, 상기 제1 및 2 실리사이드막들 사이의 상기 반도체 기판 상부에 형성되는 제1 실리사이드 방지막과, 상기 제1 및 3 실리사이드막들 사이의 상기 반도체 기판 상부에 형성되는 제2 실리사이드 방지막을 포함하는 것이 특징인 발명이다.</p> |
