| 摘要 |
Prozessor (1) zur bedingten Ausführung von Programmbefehlen mit einer Prüfvorrichtung (2) zur Prüfung einer komplexen Bedingung (c), die als eine logische Verknüpfung einer Mehrzahl von Einzelbedingungen (F; c1, c2, c3) ausgebildet ist, wobei eine geprüfte Bedingung (c) angibt, ob eine oder mehrere Operationen eines von dem Prozessor (1) geladenen und durch eine Befehlsdekodiereinheit (6) des Prozessors (1) dekodierten Programmbefehls ausgeführt werden sollen, wobei die Prüfvorrichtung (2) aufweist: – eine Steuervorrichtung (3), welche die komplexe Bedingung (c) oder eine erste Teilbedingung (C) der komplexen Bedingung (c) in einem vorbestimmten i-ten Taktzyklus des Prozessors (1) in Abhängigkeit von einer in einem vorhergehenden (i – 1)-ten Taktzyklus geprüften, ersten Teilbedingung (C) und einer in einer vor dem (i – 1)-ten Taktzyklus liegenden dritten (i – 2)-ten Taktzyklus geprüften, zweiten Teilbedingung (S) und einer Einzelbedingung (F; c1, c2, c3) prüft; – ein erstes Register (4), das eingangsseitig mit der Steuervorrichtung (3) zur...
|
