一种控制逻辑电路以及一种逐次逼近型模数转换器

摘要

本发明提供了一种控制逻辑电路，位于模数转换器中，包括：启动电路，用于依据转换请求信号和时钟信号启动模数转换；N个依次相连的基本细胞电路，用于在相应的时钟周期完成相应数字位的二进制数值转换，以及接收比较器反馈信号，对相应数字位数值的调整；其中，每个基本细胞电路还包括一触发器Q8，用于存储各个时钟周期下，相应逐次逼近码的相应位数值，并进行输出；N个基本细胞电路包括依次相连的cell(N-1)电路至cell(0)电路的N个电路；所述cell(0)电路还包括ACK输出端口；初始赋值电路，与cell(N-2)电路，...，cell(1)电路，cell(0)电路相连，用于产生针对各基本细胞电路的初始赋值信号。

主权项

一种控制逻辑电路，其特征在于，位于模数转换器中，包括：启动电路，用于依据转换请求信号和时钟信号启动模数转换的控制逻辑；N个依次相连的基本细胞电路，用于在相应的时钟周期完成相应数字位的二进制数值转换，以及接收比较器反馈信号，对相应数字位数值的调整；所述N为模数转换所需的数字位数；其中，每个基本细胞电路还包括一个触发器Q8，用于存储各个时钟周期下，相应逐次逼近码的相应位数值，并进行输出；N个基本细胞电路包括依次相连的cellN‑1电路至cell0电路的N个电路；所述cell0电路还包括ACK输出端口；初始赋值电路，与cellN‑2电路，......，cell1电路，cell0电路相连，用于产生针对上述各基本细胞电路的初始赋值信号；所述启动电路与初始赋值电路、cellN‑1电路相连；所述时钟信号接入到所述启动电路和N个基本细胞电路。