半导体装置

摘要

本发明涉及一种半导体装置，包括：第一主从触发器，该第一主从触发器具有第一主锁存器和第一从锁存器，第一主锁存器与第一时钟同步地接收并锁存第一数据信号，第一从锁存器与第二时钟同步地接收并锁存来自第一主锁存器的第一数据信号；以及第二主从触发器，该第二主从触发器与第一主从触发器并排地被布置，并且该第二主从触发器具有第二主锁存器和第二从锁存器，第二主锁存器与第三时钟同步地接收并锁存第二数据信号，第二从锁存器与第四时钟同步地接收并锁存来自第二主锁存器的第二数据信号，并且其中第二主从触发器的第二从锁存器被布置得邻近第一主从触发器的第一主锁存器，并且第二主从触发器的第二主锁存器被布置得邻近第一主从触发器的第一从锁存器。

主权项

一种半导体装置，包括：第一主从触发器电路，所述第一主从触发器电路具有第一主锁存电路和第一从锁存电路，所述第一主锁存电路与第一时钟信号同步地接收并锁存第一数据信号，所述第一从锁存电路与第二时钟信号同步地接收并锁存来自所述第一主锁存电路的所述第一数据信号；以及第二主从触发器电路，所述第二主从触发器电路与所述第一主从触发器电路并排地被布置，并且所述第二主从触发器电路具有第二主锁存电路和第二从锁存电路，所述第二主锁存电路与第三时钟信号同步地接收并锁存第二数据信号，所述第二从锁存电路与第四时钟信号同步地接收并锁存来自所述第二主锁存电路的所述第二数据信号，并且其中所述第二主从触发器电路的所述第二从锁存电路被布置得邻近所述第一主从触发器电路的所述第一主锁存电路，并且所述第二主从触发器电路的所述第二主锁存电路被布置得邻近所述第一主从触发器电路的所述第一从锁存电路。