射频开关芯片的在片测试结构和测试方法

摘要

本发明公开了一种射频开关芯片的在片测试结构，耦合于天线端和发射端间的开关电路一和耦合于天线端和接收端间的开关电路二为对称设置，包括两个用于和测试信号相连接的地-信号-地端口，第一个地-信号-地端口和天线端相连、第二个地-信号-地端口与接收端和发射端中的一个相连，另一个接收端或发射端和一在片的50欧姆电阻相连。本发明公开了一种射频开关芯片的在片测试结构的测试方法。本发明能减少GSG端口、缩小芯片面积、提高测试的方便性和准确性。

主权项

一种射频开关芯片的在片测试结构，形成于一硅片上，包括天线端、发射端和接收端，其特征在于：耦合于所述天线端和所述发射端间的开关电路一和耦合于所述天线端和所述接收端间的开关电路二为对称设置，在片测试结构还包括两个用于和测试信号相连接的地‑信号‑地端口，其中第一个地‑信号‑地端口和所述天线端相连、第二个地‑信号‑地端口与所述接收端和所述发射端中的一个相连，另一个未和所述地‑信号‑地端口相连的所述接收端或所述发射端和一在片的50欧姆电阻相连。