发明名称 | 除频电路 | ||
摘要 | 本发明是一种除频电路,用以对N个输入时钟脉冲信号进行除频操作,以得到N个输出时钟脉冲信号,N为大于1的自然数。除频电路包括除频器与触发器(Flip-flop)。除频器根据N个输入时钟脉冲信号中的第一输入时钟脉冲信号对起始信号进行取样,以产生N个输出时钟脉冲信号中的第一输出时钟脉冲信号。起始信号与第一输出时钟脉冲信号的反相信号对应。触发器根据N个输入时钟脉冲信号中的第二输入时钟脉冲信号对第一输出时钟脉冲信号进行取样,以产生N个输出时钟脉冲信号中的第二输出时钟脉冲信号。 | ||
申请公布号 | CN101814913B | 申请公布日期 | 2012.07.18 |
申请号 | CN200910004735.0 | 申请日期 | 2009.02.23 |
申请人 | 联咏科技股份有限公司 | 发明人 | 萧乔蔚;林仲威 |
分类号 | H03K23/42(2006.01)I | 主分类号 | H03K23/42(2006.01)I |
代理机构 | 上海专利商标事务所有限公司 31100 | 代理人 | 任永武 |
主权项 | 一种除频电路,用以对N个输入时钟脉冲信号进行除频操作,以得到N个输出时钟脉冲信号,N为大于1的自然数,该除频电路包括:一除频器,根据该N个输入时钟脉冲信号中的一第一输入时钟脉冲信号对一起始信号进行取样,以产生该N个输出时钟脉冲信号中的一第一输出时钟脉冲信号,该起始信号与该第一输出时钟脉冲信号的反相信号对应;以及一第一触发器,根据该N个输入时钟脉冲信号中的一第二输入时钟脉冲信号对该第一输出时钟脉冲信号进行取样,以产生该N个输出时钟脉冲信号中的一第二输出时钟脉冲信号。 | ||
地址 | 中国台湾新竹科学园区创新一路1-2号 |