提高驱动电流的双层nFET埋设应激物元件和集成

摘要

本发明公开一种包括双层nFET埋设应激物元件的半导体结构。双层nFET埋设应激物元件可集成到任何CMOS工艺流程中。双层nFET埋设应激物元件包括无注入损坏的第一外延半导体材料的第一层，其具有与半导体衬底的晶格常数不同的晶格常数并且在nFET栅极堆叠体的器件沟道中施加张应力。典型地并且在半导体由硅组成时，双层nFET埋设应激物元件的第一层由Si:C组成。双层nFET埋设应激物元件还包括第二外延半导体材料的第二层，其具有低于第一外延半导体材料的掺杂剂扩散阻力。典型地并且在半导体由硅组成时，双层nFET埋设应激物元件的第二层由硅组成。只有双层nFET埋设应激物元件的第二层包括注入的源极/漏极区域。

主权项

一种半导体结构，包括：至少一个nFET栅极堆叠体(18)，设置在半导体衬底(12)的上表面上；双层nFET埋设应激物元件(34)，实质上设置在成对的凹陷区域(30)内所述至少一个nFET栅极堆叠体的底部，所述成对的凹陷区域位于所述至少一个nFET栅极堆叠体的相反侧上，所述双层nFET埋设应激物元件包括第一外延半导体材料的第一层(36)和第二外延半导体材料的第二层(38)，所述第一外延半导体材料具有与所述半导体衬底(12)的晶格常数不同的晶格常数，并且在所述至少一个nFET栅极堆叠体下设置的器件沟道中施加张应力，所述第二外延半导体材料具有低于所述第一外延半导体材料的阻力；以及源极/漏极区域(44)，设置在所述双层nFET埋设应激物元件的所述第二层内。