发明名称 |
具有高级测试模式的半导体存储装置及测试方法 |
摘要 |
一种用以测试一半导体存储装置的操作的装置,具有在压缩测试模式中的多个排,包括一内部地址产生器,用以接收一外部排地址以及响应一排插置测试信号而产生内部排地址;一读取操作测试模块用以接收内部排地址以及测试该半导体存储装置的一读取操作以响应排插置测试信号;以及一写入操作测试模块,用以接收内部排地址与测试半导体存储装置的写入操作。 |
申请公布号 |
CN1637953B |
申请公布日期 |
2012.07.18 |
申请号 |
CN200410088681.8 |
申请日期 |
2004.11.15 |
申请人 |
海力士半导体有限公司 |
发明人 |
安龙福 |
分类号 |
G11C29/00(2006.01)I;G01R31/28(2006.01)I |
主分类号 |
G11C29/00(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
王学强 |
主权项 |
一种用以在压缩测试模式中测试具有多个排的半导体存储装置操作的方法,所述方法包括下列步骤:接收外部排地址以及基于所述外部排地址产生内部排地址以响应压缩测试信号和排插置测试信号;通过同时激活多个排以测试该半导体存储装置;以及通过选择性地激活多个排以测试该半导体存储装置,其中,在所述压缩测试模式中,通过所述内部排地址来选择所述测试步骤之一中的至少一个排,以响应附加潜在信号、所述压缩测试信号和所述排插置测试信号。 |
地址 |
韩国京畿道 |