发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明涉及在具有柱状物图案的衬底上制造半导体器件的方法及其制造的半导体器件,在所述方法中,在所述柱状物图案上形成栅电极而不蚀刻所述柱状物图案。在相邻柱状物图案之间填充导电图案,在所述导电图案之上且围绕每一个柱状物图案的侧壁形成间隔物,通过使用所述间隔物作为蚀刻阻挡来蚀刻所述导电图案而形成所述栅电极。 |
申请公布号 |
CN101552238B |
申请公布日期 |
2012.07.18 |
申请号 |
CN200910129370.4 |
申请日期 |
2009.03.24 |
申请人 |
海力士半导体有限公司 |
发明人 |
曹允硕;朴相勋;郑永均;李春熙 |
分类号 |
H01L21/8234(2006.01)I;H01L21/28(2006.01)I;H01L21/306(2006.01)I;H01L27/088(2006.01)I;H01L29/78(2006.01)I;H01L29/423(2006.01)I |
主分类号 |
H01L21/8234(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
刘继富;顾晋伟 |
主权项 |
一种制造半导体器件的方法,所述方法包括:在衬底上形成多个柱状物图案;(i)在每一个柱状物图案的上部区域上以及(ii)在相邻柱状物图案之间的所述衬底中形成杂质区域以分别用作源极区域和漏极区域,或者分别用作漏极区域和源极区域;在相邻柱状物图案之间形成导电图案,其中所述导电图案形成为围绕并覆盖每一个柱状物图案的下部,同时使每一个柱状物图案的上部暴露;在所述导电图案上且围绕每一个柱状物图案的侧壁形成间隔物,其中随后形成所述间隔物以围绕并覆盖每一个柱状物图案的所暴露的上部;和通过使用所述间隔物作为蚀刻阻挡来蚀刻所述导电图案而形成栅电极,其中每一个柱状物图案在其整个高度上均具有均匀的宽度。 |
地址 |
韩国京畿道利川市 |