一种全数字直接序列扩频通信系统及其伪码快速捕获方法

摘要

本发明揭示了一种全数字直接序列扩频通信系统及其伪码快速捕获方法，数字信号处理用一块FPGA实现，所述FPGA包含伪码捕获模块，ADC采样信号首先与本地载波NCO信号混频，经过滤波后得到基带信号，基带信号采用差分相乘的方式消除残余的载波多普勒频率，从而无需在载波频率域上进行扫描就可以通过FFT算法一次获得接收信号与本地伪码相位偏差，当得到伪码相位偏差后，修正本地伪码相位，与接收信号相关解扩，再次利用FFT算法计算得到载波多普勒频率，并将该频率值补偿到载波NCO和伪码NCO上，从而实现载波频率捕获和伪码捕获。

主权项

一种全数字直接序列扩频通信系统，其接收端包括依次相连的接收天线、射频滤波器、低噪声放大器、混频器、中频滤波器，以及与所述混频器相连的频率合成器，其特征在于：所述的接收端还包括依次相连的自动增益控制电路、AD模数转换器和一个FPGA现场可编程门阵列模块，所述的自动增益控制电路的输入端与所述中频滤波器的输出端相连，所述的FPGA与所述的频率合成器相连，所述的FPGA对输入信号进行处理，捕获伪码和载波，并对输入信号进行解扩，输出解调数据。