| 发明名称 | 一种采样时钟控制电路 | ||
| 摘要 | 本发明公开一种采样时钟控制电路，包括第一PMOS管、第二PMOS管、第一NMOS管、延时模块、基准模块、第一反相器、与非门，其中第一PMOS管漏接信号输入、栅接第一时钟信号、源接信号输出、衬底接电源，第二PMOS管漏接第二时钟信号、栅接第一内部连线、源接基准电压、衬底接电源；第一NMOS管漏接信号输入、栅接第二时钟信号、源接信号输出、衬底接地；延时模块输入端接第一时钟信号，输出端接第一延时时钟信号；第一反相器的输入端接第一时钟信号，输出端接第二内部连线；与非门的两个输入端分别接第二内部连线和第一延时时钟信号，输出端接第一内部连线；电容两端分别接到第一延时时钟信号、第二时钟信号；基准模块接到基准电压。 | ||
| 申请公布号 | CN102571096A | 申请公布日期 | 2012.07.11 |
| 申请号 | CN201010617871.X | 申请日期 | 2010.12.30 |
| 申请人 | 无锡华润矽科微电子有限公司 | 发明人 | 徐栋;杨思彦;陈富涛;严淼;彭云武 |
| 分类号 | H03M1/54(2006.01)I | 主分类号 | H03M1/54(2006.01)I |
| 代理机构 | 上海智信专利代理有限公司 31002 | 代理人 | 王洁 |
| 主权项 | 一种采样时钟控制电路，包括第一PMOS管、第二PMOS管、第一NMOS管、延时模块、基准模块、第一反相器、与非门，其特征在于：第一PMOS管漏接信号输入、栅接第一时钟信号、源接信号输出、衬底接电源，第二PMOS管漏接第二时钟信号、栅接第一内部连线、源接基准电压、衬底接电源；第一NMOS管漏接信号输入、栅接第二时钟信号、源接信号输出、衬底接地；延时模块输入端接第一时钟信号，输出端接第一延时时钟信号；第一反相器的输入端接第一时钟信号，输出端接第二内部连线；与非门的两个输入端分别接第二内部连线和第一延时时钟信号，输出端接第一内部连线；电容两端分别接到第一延时时钟信号、第二时钟信号；基准模块接到基准电压。 | ||
| 地址 | 214061 江苏省无锡市梁溪路14号 | ||