| 发明名称 | 一种为集成电路I/O端口提供全模式ESD保护的SCR结构 | ||
| 摘要 | 一种为集成电路I/O端口提供全模式ESD保护的SCR结构，属电子技术领域。包括衬底表面的一个P阱区、两个N阱区、三个P+区和五个N+区，P阱区夹于两个N阱区之间，第一N+区和第一P+区位于第一N阱区中，且与外部芯片I/O端口相连；第二N+区和第二P+区位于第二N阱区中，且与外部芯片电源VDD轨相连；第三N+区和第三P+区位于P阱区中，且与外部芯片电源VSS轨相连；第四N+区位于第一N阱区和P阱区顶部相连的区域，第五N+区位于P阱区和第二N阱区顶部相连的区域；第一、第二多晶硅区位于P阱区表面，第一、第二多晶硅区与外部芯片电源VSS轨相连。本发明利用单个器件为I/O端口提供所有模式的ESD保护，能够有效的减小保护器件在芯片中所占的面积和有效减小寄生电容。 | ||
| 申请公布号 | CN102544001A | 申请公布日期 | 2012.07.04 |
| 申请号 | CN201210068334.3 | 申请日期 | 2012.03.15 |
| 申请人 | 电子科技大学 | 发明人 | 张波;樊航;蒋苓利;吴道训;何川 |
| 分类号 | H01L27/02(2006.01)I;H02H9/02(2006.01)I | 主分类号 | H01L27/02(2006.01)I |
| 代理机构 | 电子科技大学专利中心 51203 | 代理人 | 葛启函 |
| 主权项 | 一种为集成电路I/O端口提供全模式ESD保护的SCR结构，包括位于衬底表面的一个P阱区、两个N阱区、三个P+区和五个N+区，所述P阱区夹于两个N阱区之间；第一N阱区顶部中间是第一P+区，第一N阱区顶部远离P阱区的一侧是第一N+区；第二N阱区顶部中间是第二P+区，第二N阱区顶部远离P阱区的一侧是第二N+区；P阱区顶部中间靠近第一N阱区一侧是第三N+区，P阱区顶部中间靠近第二N阱区一侧是第三P+区；第四N+区位于第一N阱区顶部和P阱区顶部相连接的区域，第五N+区位于P阱区顶部和第二N阱区顶部相连接的区域；第三N+区和第四N+区之间的P阱区上方具有第一多晶硅区，第一多晶硅区与P阱区之间具有绝缘层；第三P+区和第五N+区之间的P阱区上方具有第二多晶硅区，第二多晶硅区与P阱区之间具有绝缘层；第一N+区和第一P+区通过金属导线与所保护的集成电路芯片的I/O端口相连，第二N+区和第二P+区通过金属导线与所保护的集成电路芯片的电源双轨中的VDD轨相连，第三N+区、第三P+区和第一、第二多晶硅区均通过金属导线与所保护的集成电路芯片的电源双轨中的VSS轨相连。 | ||
| 地址 | 611731 四川省成都市高新区（西区）西源大道2006号 | ||